DATALOGI 1E. Vejledende løsninger til Skriftlig eksamen mandag den 23. juni 2003

Transkript

1 Københavns Universitet Naturvidenskabelig Embedseksamen DATALOGI 1E Vejledende løsninger til Skriftlig eksamen mandag den 23. juni 2003 Opgaverne vægtes i forhold til tidsangivelsen herunder, og hver opgaves besvarelse bedømmes som en helhed. Vægtningen af de enkelte spørgsmål i en opgave vil ikke være præcist proportional med tidsangivelserne, som altså kun er vejledende. Opgave Tid 1 60 min min min min. Alle de sædvanlige hjælpemidler må benyttes, herunder også lydløse elektroniske lommeregnere og PDA ere (f.eks. Palm Pilot), dog ikke hvis disse har trådløs netadgang eller telefoni. En almindelig bærbar PC vil ikke være tilstrækkelig lydløs p.g.a. blæser, harddisk og støjende tastatur. Det er tilladt at bruge blyant til besvarelsen, såfremt denne er tydelig.

2 Vejledende løsning til skriftlig eksamen juni 2003 i Datalogi 1E side 1 af 17 Opgave 1: Arkitektur (60 min.) Spørgsmål 1.1 (15 min.) En maskine, der har en ordlængde på 32 bit og benytter byte-addressering, anvender en 2-vejs sæt-associativ cache således, at hvert sæt-element er organiseret med en blokstørrelse på 16 ord (64 byte). Cachen kan ialt rumme 512 KB. a) Beskriv felterne i adresseformatet, og angiv felternes størrelse. b) Beregn hvor mange bit, det kræver at implementere cachen samt størrelsen af det absolutte overhead. Adresseformatet består af 4 felter: Felt antal bit bit Tag Index Block offset Byte offset Byte offset er på 2 bit da 4 byte pr. ord. Block offset er på 4 bit da 16 ord pr. blok. Der er 16*4= 64 byte pr. blok og 2 blokke pr. index (da 2-vejs set-associativ). Antal cache indgange er derfor 512KB/128B eller 4K. For at adressere 4K må index-feltet være 12 bit. Tag-feltet bliver derfor = 14 bit. Antal bit i implementationen bliver ( ) eller bit lig 527 Kbyte. Det absolutte overhead er derfor 527 Kbyte Kbyte = 15 Kbyte. Spørgsmål 1.2 (10 min.) En processor er forbundet med 4 ydre enheder, der hver kan afbryde processoren ved et interrupt (et højt signal - logisk 1) på en interruptlinie I i, i = Da flere enheder samtidig kan signalere en afbrydelse, benyttes en interruptprioriteringsenhed, der som inddata tager signalerne I i, og producerer signalerne Int og (O 1 O 0 ). Signalet Int angiver, om mindst en enhed signalerer et interrupt. De to signaler O j koder (binært) indeks på den enhed med højeste

3 Vejledende løsning til skriftlig eksamen juni 2003 i Datalogi 1E side 2 af 17 prioritet, som ønsker betjening. Et signal på linien I i er højere prioriteret end et signal på linien I j hvis i < j. Hvis ingen enheder signalerer interrupt, er værdien af O 1 og O 0 ligegyldig (don t care). a) Angiv optimerede logiske udtryk for O 1 og O 0. Karnaughkortet for (O 1, O 0 ) er: De optimerede udtryk bliver: (I 0 I 1 ) O 1 O xx (I 2 I 3 ) O 0 = Ī0I 1 + Ī0Ī2 O 1 = Ī0Ī1 Spørgsmål 1.3 (35 min.) Betragt decimaltallene A = 17, B = 11, og C = a) Angiv bitmønstrene for angivelse af de tre tal A, B, og C ved brug af IEEE-754 standarden for flydende tal i 32 bit. b) Angiv bitmønstrene for tallene A og B, begge opfattet som heltal, ved 2-komplement repræsentation i 6 bit. c) Beskriv detaljeret hvorledes multiplikation af tallene A og B, begge opfattet som heltal og repræsenteret i 6 bits 2-komplement, foretages ved brug af Booths algoritme. Det anbefales at benytte et skema, hvor hver linie beskriver et trin i processen og bl.a. viser bitmønstrene for indholdet af de registre, der benyttes i metoden. Husk at kommentere hvert trin.

4 Vejledende løsning til skriftlig eksamen juni 2003 i Datalogi 1E side 3 af 17 Skrives R =(f,m,e) for (fortegn, mantisse-1, eksponent+127) fås: R A = (1, 1/16, 131), R B = (0, 3/8, 130), R A = (1, 3/4, 127). Bitmønstrene bliver: B A = B B = B C = bits repræsentation i 2-komplement af A og B bliver: C A = og C B = Booths algoritme benytter to registre: Et 6-bits multiplikantregister der konstant har værdien af multiplikanten, der her vælges lig B = , og et 12-bits produktregister, hvis venstre 6 bit er initialiseret med 0 og hvis 6 højre bit er initialiseret med A = Produktregisteret indeholder desuden en bit (til højre for den mindst betydende bit af A), initialiseret med værdien 0. Efter initialisering har algoritmen 6 trin (iterationer). Værdien af de to mindst betydende bit i det udvidede produktregister benyttes i hvert trin til at foretage en operation efter skemaet: Bitmønster Operation 00 Ingen operation 01 Adder B til venstre halvdel af register 10 Subtraher B fra venstre halvdel af register 11 Ingen operation Efter hver aktion jvf. ovenstående skema skiftes produktregisteret en position til højre. Skiftet foretages med fortegnsbevarelse. Nedenstående skema viser indholdet af produktregisteret for hvert af de 6 trin samt en kommentar til hvad der er sket i trinet. Bemærk at vi under tiden skal subtrahere B svarende til at addere B =

5 Vejledende løsning til skriftlig eksamen juni 2003 i Datalogi 1E side 4 af 17 Trin Produktregister Kommentar Initiel værdi Subtraher B Skift Ingen operation Skift Ingen Operation Skift Ingen operation Skift Adder B Skift Subtraher B Skift Værdien af multiplikationen fås af produktregisteret som -( ) = -187 (= -11*17).

6 Vejledende løsning til skriftlig eksamen juni 2003 i Datalogi 1E side 5 af 17 Opgave 2: Grammatikker og automater (60 min.) Spørgsmål 2.1 (10 min.) a) Lav en DFA for følgende sprog: ikke-tomme bitfølger, hvor der maksimalt er tre ens bit efter hinanden Spørgsmål 2.2 (50 min.) Vi betragter en simpel variant af XML hvor end-tags er stavet omvendt end de tilsvarende tags. F.eks. vil <cat> blive afsluttet med </tac>. Endvidere begrænser vi de bogstaver, man kan bruge i tags til sættet {a, c, g, t}. Et eksempel på en tekst i denne variant af XML er angivet herunder. Linieskift og blanktegn er indsat for læselighedens skyld og er ikke en del af teksten. <gattaca> <act><cc></cc><cc></cc></tca> <act><gag><cat></tac></gag></tca> </acattag> Følgende grammatik beskriver denne XML variant: X X X X X < T > T > X < / T a T a T c T c T g T g T t T t

7 Vejledende løsning til skriftlig eksamen juni 2003 i Datalogi 1E side 6 af 17 Læg mærke til, at < / er to separate tegn. a) Vis at grammatikken er tvetydig, ved at angive to forskellige syntakstræer for den tomme tegnfølge. X ɛ X X X ɛ ɛ b) Omskriv grammatikken, så den er entydig. Vi omskriver X, så der ikke er både venstre- og højrerekursion: T er uændret. X X < T > X c) Er den nye grammatik LL(1)? Med andre ord, kan man vælge produktion entydigt ved at se på næste inddatategn?. Begrund svaret. Vink: På hvilke symboler vælges den tomme produktion for X? På grund af den første produktion for T ligger < i F OLLOW (X), så både den tomme produktion for X og den produktion, hvis højreside starter med <, kan vælges ved dette symbol. d) Hvis grammatikken ikke er LL(1), så omskriv den, så den bliver det. Vink: Del første produktion for T op i to ved at tage den del af højresiden, der starter med X over i en ny produktion. Omskriv derefter denne nye produktion.

8 Vejledende løsning til skriftlig eksamen juni 2003 i Datalogi 1E side 7 af 17 Vi skal omskrive den første produktion for T, så vi undgår at < ligger i F OLLOW (X). Vi starter med at dele produktionen op før X et: T > T T X < / Dernæst indsætter vi i T de to muligheder for X og laver venstrefaktorisering: T < T T / T T > X < / Vi ser nu, at den sidste del af sidste produktion er identisk med den oprindelige produktion for T, så vi erstatter dette med T : T / T T > T Tilsidst sættes den ekstra startproduktion ind. Den samlede grammatik bliver X X $ X X < T > X T > T T a T a T c T c T g T g T t T t T < T T / T T > T e) Vis LL(1) tabellen for den i delspørsgmål d omskrevne grammatik. Hvis ikke du har løst delspørgsmål d, så brug den entydige grammatik fra delspørgsmål b og påpeg eventuelle konflikter i tabellen.

9 Vejledende løsning til skriftlig eksamen juni 2003 i Datalogi 1E side 8 af 17 Af pladshensyn vises kun højresiderne af produktionerne i tabellen. Venstresiderne fremgår af rækken. Læg mærke til at den tomme produktion nu er angivet med ɛ for at undgå forveksling med tomme indgange i tabellen. a c g t < > / $ X X$ X$ X <T >X ɛ T at a ct c gt g tt t >T T <T T T >T T >T T >T T >T T >T /

10 Vejledende løsning til skriftlig eksamen juni 2003 i Datalogi 1E side 9 af 17 Opgave 3: Oversætterteknik (60 min.) Spørgsmål 3.1 (8 min.) Figur 5.2 i Basics of Compiler Design viser typecheck af simple udtryk. Vi ændrer nu sproget, så + operatoren også er defineret for argumenter af type bool. I givet fald skal begge argumenter være boolske værdier, og resulatet bliver da den logiske disjunktion (eller) mellem disse værdier. a) Vis hvordan Check Exp funktionen fra figur 5.2 skal ændres, så + virker både på heltal (som tidligere) og på boolske værdier (som beskrevet herover). Vi modificerer indgangen for +: Check Exp (Exp, vtable, ftable) = case Exp of Exp 1 + Exp 2 t 1 = Check Exp (Exp 1, vtable, ftable) t 2 = Check Exp (Exp 2, vtable, ftable) if t 1 = t 2 then t 1 else error(); t 1 Spørgsmål 3.2 (26 min.) I nogle processorer bruger aritmetiske instruktioner kun to registre, idet resulatet lægges i samme register, som indeholder det første argument til operationen. Eksempelvis kan kopi- og additionsinstruktionerne se ud som følger: MOV r d, r t r d := r t ADD r d, r t r d := r d + r t ADDI r d, k r d := r d + k Notationen er ækvivalent til den, der er brugt i figur 7.1 i Basics of Compiler Design. Ligesom på MIPS er register 0 (R0) konstant lig med 0. a) Tilføj mønstre til kodegenerering (i stil med figur 7.1) for hver af følgende mellemkodeinstruktioner:

11 Vejledende løsning til skriftlig eksamen juni 2003 i Datalogi 1E side 10 af 17 r d := k r d := r s + r t r d := r s + k hvor r d er forskellig fra r s og r t. Brug kun de ovenover viste kopi- og additionsinstruktioner. MOV r d, R0 r d := k ADDI r d, k MOV r d, r s r d := r s + r t ADD r d, r t MOV r d, r s r d := r s + k ADDI r d, k b) Foreslå metoder til at mindske antallet af ekstra kopiinstruktioner, som denne kodegenerering indfører. Vink: Dette kan ske i forskellige faser i oversættelsen. Genereringen af mellemkode kan prøve at lade additionsoperationer bruge samme register til argument og resultat. I figur 6.3 i Basics of Compiler Design betyder det at man i reglerne for unop og binop ikke genererer en ny mellemkodevariabel (place 1 ) for første argument, men i stedet genbruger den nedarvede (place). Dette kræver dog en modifikation af genereringen af tildelingssætninger i figur 6.5, da man ikke kan bruge destinationsvariablen som place, da place med ovennævnte modifikation kan overskrives inden en brug af variablen i udtrykket. I stedet skal en ny place genereres, og værdien i denne kopieres over i variablen til sidst. Dette giver så en ekstra kopiinstruktion ved tildelinger, så man kan evt. bruge den oprindelige oversættelse i de situationer, hvor venstresidevariablen ikke forekommer på højresiden. Alternativt kan man lade registerallokatoren forsøge at allokere samme register til de variabler, der bruges som resultat og første argument til en additionsoperation. Dette kan gøres med biased colouring, som

12 Vejledende løsning til skriftlig eksamen juni 2003 i Datalogi 1E side 11 af 17 omtalt i afsnit i Basics of Compiler Design. Hvis registerallokering sker på det symbolske maskinsprog (assemblerkoden), kan biased colouring bruges til at fjerne overflødige kopiinstruktioner efter, at de er genereret. Spørgsmål 3.3 (26 min.) Det er kendt at logisk konjunktion er associativ, dvs. at: p (q r) = (p q) r. Afsnit i Basic of Compiler Design omhandler såkaldte sekventielle logiske operatorer, hvor andet argument til operatoren ikke udregnes, hvis værdien af det første argument er tilstrækkeligt til at finde resultatet. F.eks. udregnes andet argument til && (sekventiel logisk konjunktion) ikke, hvis det første argument har værdien false, a) Argumenter uformelt for, at den sekventielle logiske konjunktionsoperator også er associativ, dvs. at p && (q && r) og (p && q) && r har samme betydning, inklusive hvorvidt deludtrykkene p, q og r bliver beregnet. Vi ser på de forskellige mulige tilfælde: Hvis p er falsk i p && (q && r) udregnes (q && r) ikke. I (p && q) && r udregnes q ikke, og (p && q) giver værdien false. Dermed udregnes heller ikke r. Hvis p er sand i p && (q && r), udregnes (q && r). Hvis q er falsk, udregnes r ikke. Hvis p er sand og q er falsk, giver (p && q) værdien false. Dermed udregnes r heller ikke i (p && q) && r. Hvis både p og q er sande, udregnes r i begge tilfælde, og værdien af r er hele udtrykkets værdi. b) Vis koden for p && (q && r) jvf. figur 6.8 i Basics of Compiler Design. I det yderste kald til T rans Cond har attributterne label t og label f værdierne l 1 og l 2. Kald til newlabel() giver l 3, l 4, l 5,... i nævnte rækkefølge. Udfold ikke kaldene til T rans Cond for p, q og r.

13 Vejledende løsning til skriftlig eksamen juni 2003 i Datalogi 1E side 12 af 17 T rans Cond (p, l 3, l 2, vtable, ftable) ++[LABEL l 3 ]++ T rans Cond (p, l 4, l 2, vtable, ftable) ++[LABEL l 4 ]++ T rans Cond (p, l 1, l 2, vtable, ftable) c) Vis koden for (p && q) && r under samme forudsætninger som i delspørgsmål b. T rans Cond (p, l 4, l 2, vtable, ftable) ++[LABEL l 4 ]++ T rans Cond (p, l 3, l 2, vtable, ftable) ++[LABEL l 3 ]++ T rans Cond (p, l 1, l 2, vtable, ftable) d) Sammenlign koden fra delspørgsmål b og c. Fremgår associativiteten klart? Koden er ens pånær navngivning af labels, så associativiteten fremgår ret tydeligt.

14 Vejledende løsning til skriftlig eksamen juni 2003 i Datalogi 1E side 13 af 17 Opgave 4: Maskinsprog og ydelse (60 min.) Vi ønsker at forbedre ydelsen af et grafikprogram på en pipelinet maskine som den, der er beskrevet i Patterson & Hennessy, kap (maskinen er udvidet til også at kunne udføre addi ordrer). Vi er i den specielle situation, at kildekoden til grafikprogrammet er forsvundet, og vi har kun adgang til programmets maskinkode. Derfor kan vi kun foretage simple ændringer i selve maskinprogrammet, og overvejer derfor fortrinsvis at ændre selve maskinen for at opnå en bedre ydelse. Spørgsmål 4.1 (15 min.) Vores nuværende maskine kører med en klokfrekvens på 500 MHz. Maskinprogrammet udfører ialt 10 7 maskinordrer, heraf hent/gem ordrer og hopordrer. Hent/gem ordrerne har et CPI (Cycles Per Instruction) på 1.7, mens hopordrer tager 1 CPI plus et overhead til dårligt forudsagte (mispredicted) hop på ialt cykler. Alle andre ordrer har et CPI på 1.0. a) Hvor mange klokcykler udfører maskinprogrammet ialt? Antal klokcykler: Hent/gem ordrer: = Hopordrer: = Andre ordrer: = Antal klokcykler ialt: ( ) 10 6 = (eller 12.6 mio. klokcykler). b) Hvad er udførelsestiden? Udførelsestiden er / = 12.6/500 = s = 25.2ms. c) Hvor stor forbedring i udførelsestid (i procent) kan en forbedret hopforudsigelse maksimalt give? Det antages at hardwaren til hopforudsigelse kan ændres ubegrænset, men klokfrekvensen og maskinprogrammet kan ikke ændres.

15 Vejledende løsning til skriftlig eksamen juni 2003 i Datalogi 1E side 14 af 17 I bedste tilfælde kan alle hoporder komme ned på et CPI på 1.0, dvs. at der ikke bliver tabt nogen klokcykler i forbindelse med hop. Det samlede antal udførte klokcykler bliver derfor = 12.1 mio. klokcyckler eller en besparelse på 0.5/ %. Spørgsmål 4.2 (15 min.) En nærmere analyse af traces af maskinprogrammets kørsel afslører, at der ofte udføres ordresekvenser som og sw $t1, 0($t2) addi $t2, $t2, 4 lw $t1, 0($t2) addi $t2, $t2, 4 a) Hvad indikerer disse ofte forekommende sw/addi og lw/addi sekvenser at programmet laver? Disse sekvenser kunne tyde på, at programmet ofte læser og skriver større blokke fra lageret ad gangen. Dette kan ses af ovenstående ved at adressen går et ord frem efter hver hent/gem ordre. b) Vi overvejer at implementere to nye maskinordrer, der kan udføre hver af disse to typer ordresekvenser som en ordre. Beskriv kort hvad der taler for og imod en sådan ændring af arkitekturen. Fordele: En udførelse af to ordrer som en ordre giver mulighed for en bedre ydelse, idet de to ordrer (teoretisk) kan udføres i løbet af en klokcyklus. Ulemper: Tilføjelse af ordrer til arkitekturen kan give problemer med at holde klokfrekvensen oppe. Man kan altså risikere, at klokfrekvensen falder, hvilket kan resultere i lavere ydelse generelt. Desuden er det principielt og erfaringsmæssigt forkert på moderne arkitekturer at implementere komplekse ordrer, der kan simuleres ved en eller flere simplere ordrer. Man bryder altså med det som hele RISC arkitekturen som den beskrevne arkitektur netop er et godt eksempel på er bygget over, nemlig et simpelt og enkelt ordresæt.

16 Vejledende løsning til skriftlig eksamen juni 2003 i Datalogi 1E side 15 af 17 Spørgsmål 4.3 (30 min.) Det viser sig, at 70% af alle udførte hent/gem ordrer i maskinprogrammet bliver efterfulgt af en addi ordre, der udelukkende opererer på base-adresse registeret (som vist i spørgsmål 4.2). Vi beslutter os derfor først for at implementere følgende nye ordre: swaddi register1, value(register2) Denne ordre har samme layout som en almindelig sw ordre, men har følgende effekt: Værdien af register1 gemmes på adressen angivet ved register2. Herefter sættes register2 til at være lige med register2 + value, dvs. at konstanten value adderes til værdien af register2 og resultatet skrives tilbage til register2. a) Beskriv overordnet hvordan du ville implementere swaddi på datavejen. Benyt figur 6.30 i Patterson & Hennessy som udgangspunkt for din beskrivelse; ignorer eventuelle nye datahazards. De væsentlige ændringer i forhold til en sw ordre er som følger: IF Ingen ændringer. DE Der vælges en indkodning af den nye ordre og denne afkodes i kontrol-muxen. De to registre, register1 og register2, udlæses som sædvanligt fra registerbanken. EX ALUen beregner register2 + value ligesom for en sw ordre. Desuden videreføres register2 også udenom ALUen til EX/MEM pipeline registret. MEM Adressen angivet ved register2 benyttes ved skrivning af register1 til lageret. WB Resultatet af register2 + value skrives tilbage til register2. b) Beskriv hvad en lignende ordre lwaddi ville udføre, og giv en overordnet beskrivelse af, hvordan du ville implementere denne ordre på datavejen. Angiv væsentlige forskelle i forhold til implementationen af swaddi.

17 Vejledende løsning til skriftlig eksamen juni 2003 i Datalogi 1E side 16 af 17 En lignende lwaddi skulle udføre dette: Ordet på adressen angivet ved register2 indlæses og skrives til register1. Herefter sættes register2 til at være lige med register2 + value, dvs. at konstanten value adderes til værdien af register2 og resultatet skrives tilbage til register2. De væsentlige ændringer i forhold til en lw ordre er som følger: IF Ingen ændringer. DE Der vælges en indkodning af den nye ordre og denne afkodes i kontrol-muxen. Register register2 udlæses som sædvanligt fra registerbanken. EX ALUen beregner register2 + value ligesom for en lw ordre. Desuden videreføres register2 også udenom ALUen til EX/MEM pipeline registret. MEM Ordet på adressen angivet ved register2 hentes fra lageret. WB Resultatet af indlæsningen fra lageret skrives tilbage til register1 samtidig med at register2 + value skrives tilbage til register2. Det bemærkes, at dette kræver en ekstra skriveport til registerbanken, hvilket er en væsentlig ændring, også i forhold til swaddi som ikke kræver dette. c) Efter at have implementeret disse to nye ordrer viser det sig, at klokfrekvensen falder til 450 MHz. Hvad bliver udførelsestiden for maskinprogrammet der benytter de nye ordrer? instruktionstal og CPI værdierne fra spørgsmål 4.1 antages at være uændret. Specielt kan det antages, at den nye ordre også har et CPI på 1.7. Antallet af maskinordrer fra spørgsmål 4.1 skal justeres svarende til brug af de nye ordrer.

18 Vejledende løsning til skriftlig eksamen juni 2003 i Datalogi 1E side 17 af 17 I forhold til opgave 4.1 er = addi ordrer, hver med et CPI på 1.0 blevet fjernet helt. Altså har vi sparet det samme antal klokcykler. Derfor bliver udførelsestiden: ( )/ s = 23.3ms.