Typisk PC arkitektur. Synkronisering ved aktiv venten

Transkript

1 Oversigt I/O arkitektur Kommunikation mellem processor og ydre enhed Brugerprocessers adgang til I/O Strukturen af kernens I/O del Ydelse Typisk C arkitektur Kontrol af ydre enheder De ydre enheder styres af styreenheder (eng.: controllers) Styreenhederne udfører kontrolprogram specifikt for en type af ydre enheder CU og styreenhed udveksler data som led i kontrol af de ydre enheder Kommunikationen mellem CU og ydre enheder foregår via kontrolregistre placeret på styreenheden for den ydre enhed Synkronisering mellem styreenhed og CU Hvordan opdager CU ændringer i kontrolregistre: Aktiv venten (eng.: polling): En venteløkke, hvor CU hele tiden læser indhold af kontrolregister Afbrydelser: Styreenhed signalerer til CU at der er sket ændringer i kontrolregistre Synkronisering ved aktiv venten Synkronisering sker via to bit: ready og start busy - ændres af styreenhed og læses af CU 1 betyder at styreenheden ikke er klar til at modtage nye ordre 0 betyder at den er klar command-ready - ændres af CU og læses af styreenhed: signal fra CU om at styreenhed kan påbegynde en operation Når start sættes, sættes busy til 1 (styreenhed kan ikke modtage en ny ordre) Udskrivning af tegn på seriel linie Styreenhed er en UART = Universal Asynchronous Receiver-Transmitter Kontrolregistre: THR (Transmit Holding data Register): Fungerer som command-ready men samtidig som data register: Skrivning igangsætter transmission (latch register) LSR (Line Status control Register) Bit 5 svarer til busy fra før

2 Kontrolregistre på UART UART en tæt på RESET: LSR<5:5> = 0 repeat repeat until <store til THR> LSR<5:5> = 1 udsend THR bit for bit LSR<5:5> = 0 forever rogramstump for aktiv venten CU siden main() { wrio(com1lcr, 0x87); // choose divisor latch wrio(com1dlm, 0x00); // set 9600 bps (MSB) wrio(com1dll, 0x0C); // set 9600 bps (LSB) wrio(com1lcr, 0x07); // set 8 bit, 2 stop bit wrio(com1mcr, 0x0F); // set DTR and RTS opsætning for(char* p = line; *p; p++) { // indtil \0 while ((rdio(com1lsr) & 0x20) == 1) // venteløkke /* tom */; // gennemløbes gange/tegn wrio(com1thr, *p); // skriv næste tegn til UART } } 8 Adgang til kontrolregistre Kontrolregistre har en I/O adresse: COM1 starter ved I/O adresse 0x3F8 Tilgås enten via specielle I/O instruktioner: wrio r1, 0x3F8 # skriver tegn på seriel linie Eller via alm. instruktioner gennem specielt lagerområde (lagerafbildet I/O): store r1, 0x F8 Adgang til kontrolregistre/ydre enheder begrænses vha. processorens sikkerhedsniveauer Afbrydelser Afbrydelse af CU signaleres af ydre enhed Afbrydelseshåndteringsroutine aktiveres En afbrydelsesvektor bruges til at finde tilhørende behandlingsroutine: ved flere afbrydelser (indlejrede) bruges prioriteter til at afgøre hvilken afbrydelse behandles først CU kan lukke for nogle eller alle afbrydelser (undtagen unmaskable) Der findes også software genererede afbrydelser Afbrydelsesstyret I/O

3 Afbrydelser i to trin Selve afbrydelseshåndteringsroutinen foretager kun det allervigtigste: kvitterer for afbrydelse læser statusregister for at se hvilken hændelse der er tale om skedulerer en tråd til at håndtere resten Hjælpetråden laver det grove: kopiering af data Dermed blokeres der ikke længe for andre afbrydelser Intel entium rocessor Interrupt Vektor Softwaregenereret afbrydelser: brugerprogram aktiverer operativsystem Brugerprogrammer aktiverer funktioner i operativsystemet via systemkald Systemkald foretages vha. en softwaregenereret afbrydelse (trap): Systemkald og parametre specificeres via registre og stakoverførsel Operativsystemet bruger en systemskaldstabel til at finde den rigtige operativsystemroutine Brugerprogrammer kan også forårsage afbrydelser (exceptions) pga. ulovlige handlinger, f.eks. division med nul. Exceptions håndteres også af operativsystemet DMA overførsel Direkte Lager tilgang (Direct Memory Access) Automatisering af dataoverførsel mellem ydre enheder og hovedlager Reducerer CU belastning Opsætning af DMA overførsel er dyrt : kræver typisk programmering af ydre enhed over I/O bus kan tage op til 20 microsekunder (> instruktioner ideelt set!!) DMA overførsel: trin for trin

4 Adgang til I/O I/O strukturen i en kerne Forskellige slags ydre enheder De enkelte ydre enheders særheder gemmes bag et ensartet AI: read/write Kernen har typisk en grænseflade per slags ydre enhed: disk netværk mus Blokerende I/O eller ej? Blokerende I/O: et systemkald returnerer først når I/O operationen er udført nemt at med for applikation Ikke-blokerende I/O: et systemkald returnerer med det samme I/O operationen har udført så meget den kan uden at vente applikationen skal holde styr på hvor langt den er nået Asynkron I/O: kernen påbegynder operationen men returnerer med det samme Applikationen opdager at operationen er færdig ved polling, ti eller signal Bufring Buffere bruges til midlertidigt at opbevaring af data mellem enheder af forskellig hastighed: en buffer på serielkortet skrives langsomt ud på den serielle linie eller fyldes langsomt op med indkommende data Når en modtagebuffer er fuld, kan hele dataelementet overføres til en anden enhed Når en sendebuffer er tom, kan en ny hentes Da der går noget tid fra en buffer når sin sluttilstand til en anden enhed behandler bufferen bruges ofte dobbeltbufre: en buffer bruges af den ene enhed mens den anden buffer bruges af den anden ydre enhed Caching En cache er en kopi af data i lager, der er hurtigere end datas rigtige medie En af de vigtigste kilder til god ydelse Læsecache: en indlæst kopi gemmes nyttigt ved temporal lokalitet læs forud (prefetching) forudsig datatilgang Caching af skrivninger: write-through: en ny kopi af data gemmes i hurtigt lager men gemmes også i langsommere medie forsinket skrivning: en kopi gemmes med henblik på at opsamle en større mængde data, der kan skrives samtidig nyttig ved spatial lokalitet

5 Behandling af I/O forespørgsel STREAMS En tovejs datastrøm mellem brugerniveau proces og en ydre enhed En STREAM har: et hoved, der bruges af brugerprocessen en hale, der snakker med drivprogrammet for den ydre enhed et antal moduler ind imellem Hvert modul har to køer: en læsekø og en skrivekø Beskedudveksling bruges til at kommunikere mellem køer STREAMS opbygning Ydelsen af I/O I/O er en vigtig komponent i et systems ydelse: styreprogrammer bruger CU tid: win-modems og windows printere forsimpler hardware på bekostning af CU tid afbrydelseshåndtering giver kontekstskift eller tømmer pipeline datakopiering bruger hukommelsesbåndbredde og evt. CU tid Forbedring af ydeevne Mindsk datakopiering: smarte OS strukturer til at manipulere buffere copy on write Færre afbrydelser: større bufre på ydre enheder high water mark afbrydelse mere intelligente ydre enheder: RAID færre operationer udføres af processor netkort I defragmentering, TC checksum Færre kontekstskift DMA InfiniBand InfiniBand betragter I/O som netværkskommunikation: erstatter busser med punkt til punkt forbindelser forbundet via switches kommunikation foregår via beskedudveksling Målet er at erstatte CI og Ethernet :-) InfiniBand bliver støttet af næsten alt hvad der kan gå eller kravle (på papiret) De første produkter har været på markedet et stykke tid Se på mere end bare processorens klokfrekvens

6 InfiniBand Netværkseksempel Kommunikationsmodel: køer Work Request rocessering TCA TCA Mem HCA IB Switch Server med lokale diske HCA: host channel adapter TCA: target channel adapter IB Sw IB Sw IB Sw Mem M med lokale diske farm Mem Hver CA har et (fast) antal porte (svarer til fysiske forbindelser) Kommunikation sker mellem køpar: en sendekø og en modtagekø forbindelsesorienteret kommunikation opretter forbindelser mellem to køpar Q Q send modtag Q Q AI Værtens hukommelse Arbejdskø (send eller modtag) Færdigkø HCA