1 Indholdsfortegnelse

Transceiver til trådløst PC-lokalnet Dokumentation 4. Semester Gruppe 3 Forår 2006 - afleveret den 16. juni 2006 Projektvejleder: John Rohde Søren Rasmussen Stud. nr.: 02288 Johnny Rene Petersen Stud. nr.: 05578 Jess Grinsted Stud. nr.: 04872 Morten Rask Stud. nr.: 04835 Robert John Guilford Stud. nr.: 03294 Thomas Jørgensen Stud. nr.: 03013 Rune Søe-Knudsen Stud. nr.: 03207

1 Indholdsfortegnelse 1 Indholdsfortegnelse...1 2 Læsevejledning...4 2.1 Arbejdsfordeling...5 3 Kravspecifikation...6 3.1.1 Revisionshistorik...6 3.1.2 Formål...6 3.1.3 Projektoplæg...6 3.1.4 Ændringer...6 3.2 Generel beskrivelse...6 3.2.1 Funktionelle krav...6 3.2.2 Ikke funktionelle krav...7 3.2.3 Eksterne grænseflader...7 3.3 Begrænsninger...7 3.4 Standarder...8 3.4.1 ETSI...8 3.5 Design Krav...11 4 Analyse...12 4.1 Afsender...12 4.2 Modtager...12 4.3 Kasami...13 4.3.1 Introduktion...13 4.3.2 Virkemåde...13 4.4 Differentiel forkodning...14 4.4.1 Introduktion...14 4.4.2 Virkemåde...14 4.5 BPSK Binary phase shift keying...15 4.5.1 Introduktion...15 4.5.2 Virkemåde...15 4.6 RF-blok...16 4.6.1 Introduktion...16 4.6.2 Virkemåde...16 4.7 IQ - demodulator...17 4.7.1 Introduktion...17 4.7.2 Virkemåde...17 4.8 Sliding correlator...18 4.8.1 Introduktion...18 4.8.2 Virkemåde...18 4.9 UART...19 4.9.1 Introduktion...19 4.9.2 Virkemåde...19 5 Design...20 5.1.1 Overordnet blokdiagram...20 5.2 Hardware...20 5.2.1 Oscillator...20 5.2.2 BPSK...21 5.2.3 RF-block...22 5.2.4 IQ-demodulator...25 5.2.5 IO-Modul...31 5.3 Software...32 1

5.3.1 UART... 32 5.3.2 FIFO Sender buffer... 37 5.3.3 Senderdel... 38 5.3.4 Modtagerdel... 40 5.3.5 Fejlmeddelser... 45 5.3.6 IO... 47 5.4 Simulering med SimuLink... 49 5.4.1 Blok opdeling... 49 6 Implementering... 61 6.1 Hardware... 61 6.1.1 Blokdiagram... 61 6.1.2 Komponenter... 61 6.1.3 Oscillator... 62 6.1.4 BPSK... 64 6.1.5 Switch... 67 6.1.6 Effektregnskab for transmissionskredsløbet... 69 6.1.7 Print... 71 6.1.8 Print layout... 72 6.1.9 IQ Demodulator... 74 6.1.10 IO-Modul... 81 6.1.11 Forsyningsmodul... 83 6.2 Software... 84 6.2.1 Generelt... 84 6.2.2 RS232 UART... 86 6.2.3 Senderdel... 87 6.2.4 Modtagerdel... 88 6.2.5 I/O til EZ-KIT Lite... 90 6.2.6 Fejlmeddelelser... 90 6.2.7 Programskal filer... 91 7 Accepttest... 92 7.1 Opstilling tests... 92 7.1.1 Opstilling 1 Test af RS232, kasamikoder & differential forkoder... 92 7.1.2 Opstilling 2 Test af BPSK... 101 7.1.3 Opstilling 3 IQ modulator Hardware del... 102 7.1.4 Opstilling 4 IQ modulator Software del... 103 7.1.5 Opstilling 4 Bit Error Rate (BER)... 104 7.2 Særtilfælde og fejltilstande... 104 7.2.1 Default tilstand... 104 7.2.2 Datakommunikation... 104 7.2.3 Datahastighed... 104 7.2.4 Pakkeformat... 105 7.2.5 Adresser... 105 7.2.6 Adresse konflikt... 105 7.2.7 Sende konflikt... 105 7.2.8 Indkommende transmission... 105 7.2.9 Udgående transmission... 106 7.2.10 Temperatur stabilitet... 106 7.2.11 Modtager og afsender adresse DIP switch, samt dioder... 107 8 Bilag... 108 8.1 Projektoplæg... 108 8.2 Tests... 116 8.2.1 Tilpasning af filter... 116 2

8.2.2 Oscillator ustabilitet og kompensering...119 8.2.3 Mixer...121 8.2.4 Fasedrejningsfilter...123 8.2.5 Forstærker før EZ-Kit Lite...125 8.2.6 Mixerforstærker...127 8.2.7 Test af mixerer med preforstærker og fasedrejningsfilter...129 8.2.8 Mixerforstærker med 6,44mVpp indgangsspænding...131 8.2.9 Osciallatorens ustabilitet...133 8.3 Modultest hardware...135 8.3.1 Oscillator...135 8.3.2 BPSK...138 8.3.3 Switch...141 8.3.4 IQ-demodulator...143 8.3.5 IO-Modul...144 8.4 Modultest software...146 8.4.1 RS232 UART...146 8.4.2 Senderdel og FIFO buffer...148 8.4.3 Modtagerdel...152 8.5 Systemtest 1...158 8.6 Systemtest 2...160 8.7 Crystal filter - Application note...164 8.8 Diagram for EZ-kit lite...165 8.9 Software kode...170 8.9.1 Sender.dsp...170 8.9.2 FIFOsend.dsp...173 8.9.3 Modtager.dsp...174 8.9.4 FIFOModt.dsp...181 8.9.5 InOut.dsp...182 8.9.6 Fejl.dsp...185 8.9.7 15nul.hex...185 8.9.8 AdrEt.hex...186 8.9.9 AdrNul.hex...186 8.9.10 AdrTo.hex...186 8.9.11 AdrTre.hex...186 8.9.12 UART.dsp...187 8.9.13 Main.dsp...191 8.9.14 EZKIT_LT.ACH...192 8.9.15 Init.dsp...193 8.9.16 Ptrs.dsp...196 8.9.17 Subr.dsp...197 8.9.18 Var.dsp...199 8.9.19 Const.kon...201 8.9.20 Make.bat...204 9 Underskrifter...205 3

2 Læsevejledning Der vil i dokumentationen ikke blive gennemgået decideret programkode, til gengæld kan den interesserede læser finde dette og tests under bilag. Dokumentationen består af: Kravspecifikation krav til produktet Analyse gennemgang af anvendte teknikker Design planlægning af produktet Simulering test af funktionaliteten af designet Implementering udførelse af designet Accepttest test om produktet opfylder kravspecifikation I rapporten vil signalnavne og variable være angivet med kursiv skrift for at fremhæve deres betydning i den pågældende tekst. 4

2.1 Arbejdsfordeling Alle gruppens deltagere har medvirket til udarbejdelsen af kravspecifikationen og accepttest. Herunder er anført, hvad de enkelte medlemmer primært har arbejdet med. Jess Grinsted Simulering Sendersoftware Modtagersoftware (indledende) BPSK (indledende) Søren Rasmussen IQ demodulator Simulering (indledende) Rune Søe-Knudsen Oscillator BPSK Sendersoftware (afsluttende) Modtagersoftware (afsluttende) IO Print UART (afsluttende) Thomas Jørgensen UART Modtagersoftware IO ETS krav Robert John Guilford RF blok Modtagersoftware Switch Morten Rask IQ demodulator Johnny Rene Petersen RF filter Effektregnskab ETS krav 5

3 Kravspecifikation 3.1.1 Revisionshistorik Version Dato Beskrivelse 1.0 14-06-2006 Afleveret version 0.2 10-06-2006 Ændring af krav til printforsyning 0.1 13-02-2006 Første version under udarbejdelse 3.1.2 Formål Konstruer en transceiver til et trådløst PC-lokalnet, der gør det muligt at viderekommunikere data mellem 2 ud af 4 computerer via deres seriel porte. 3.1.3 Projektoplæg Se bilag 8.1 side 108. 3.1.4 Ændringer Kravet om en sendeeffekt på 100mW er ændret til 10mW ifølge lovkrav. Efter aftale med kunden benyttes ingen handshaking. 3.2 Generel beskrivelse 3.2.1 Funktionelle krav 1. Modulationen er differentielt forkodet BPSK 1 med kasamikodebaseret Direct Sequence Spread Spectrum (DSSS). 1.1 Kasami Adresse nr. Kasamikode 00 100010011010111 01 001111110111010 10 111001000001100 11 010100101100001 Tabel 1. Oversigt over kasamikoderne 1.2 Differential forkodning, starttilstand skal være 0. 1 0 0 1 0 1 Figur 1. Tilstandsdiagram over differentiel forkodning Data fra PC Kasami code Differentiel forkodning BPSK Figur 2. Viser modulations rækkefølgen når der sendes Til Antenne 1 BPSK, Binary phase shift keying. 6

2. Modtagerprincippet skal foregå med sliding correlation. 3. Transceiverens standardtilstand er at modtage. 4. Datakommunikation fra PC skal foregå med RS232 link, opsat med 8 databit, 1 stopbit, 1 startbit og ingen paritet. 5. Kommunikationen skal foregå envejs med en hastighed på 300 bit/s. 6. Pakkeformat mellem transceiverne: Adresse (2 bit) + DTE-R(1 bit) + RTS (1 bit) + TxD (8 bit), i alt 12 bit. Se Opbygning af pakkeformat i Figur 3. Start Stop MSB 2 2 8 bit Data 11 10 9 8 7 6 5 4 3 2 1 0 Adresse Handshake Figur 3. Opbygning af pakkeformat 7. Protokol: Asynkron med forberedelse for handshake (RTS/CTS). Pakkerne skal indeholde senderens adresse og kodes med modtagerens Kasamikode (Handshake er udgået som krav efter aftale med kunde). 8. 1 DIP switch af typen DS-04 på transceiveren, angiver sendeadressen for den enkelte transceiver. 9. 1 DIP switch af typen DS-04 på transceiveren, angiver modtageradressen. 10. En rød lysdiode af typen Farnell TLHR4405 angiver, hvis transceiveren er opsat til at sende til egen adresse. 11. En rød lysdiode af typen Farnell TLHR4405 angiver om der modtages pakker fra andre kort end den der på DIP switchen er valgt at modtage fra. 12. En grøn lysdiode af typen Farnell TLHG4405 angiver når transceiveren har modtaget en komplet pakke ved at lyse. 13. En gul lysdiode af typen Farnell TLHRY4405 angiver når transceiveren sender ved at lyse. 14. Udstyret fungerer optimalt ved stuetemperatur (15-35 grader) og det er i dette interval accepttesten udføres. 3.2.2 Ikke funktionelle krav 15. RF center frekvens 2402 MHz. 16. Maks. bit error rate på 10-4 ved 300bit/s med en afstand mellem transceiverne på 1,00m. 17. Sende effekt på 8mW - 10mW (modificeret fra oprindelige krav på 100mW pga. lovkrav). 3.2.3 Eksterne grænseflader 18. 1 stk. hun-sma stik til at forbinde den udleverede antenne. 19. 1 stk. hun-sma stik til ekstern centerfrekvens tilslutning. 20. Forsyning til EZ-Kit Lite: 9Vdc ekstern transformator tilsluttet 230Vac via lysnet. 21. Forsyning til print: 9Vdc vha. jævnstrømstransformer til EZ-Kit. 22. 1 stk. DB9 stik til datakommunikation mellem computer og transceiver. 3.3 Begrænsninger Projektet skal afleveres inden den 16. juni kl. 11. Der er afsat 1000 kr. til indkøb af specielle komponenter. Der skal anvendes udleverede komponenter: Antenne: o Z antenne = 50Ω o Gain = 5,2 dbi (Lineært polariseret) 7

Up/Down converter: o Input/output: Passiv mixer ADE-30 fra Mini-Circuits o RF LO: 2401MHz o Samlet tab: 7-9 db (conversion loss) 3.4 Standarder Der er med kunden lavet aftale om, at udvikle udstyret til det europæiske marked og derfor overholdes og testes der op mod ETS og ikke FCC standard. 3.4.1 ETSI 23. ETS 300 328, 8. nov. 1996, opdateret sidste gang 31. aug. 1997 for DSSS, i ISM 2 båndet. 23.1 4.1 Producent erklæring Følgende karakteristika skal af producenten oplyses: Bit raten ved antennen, hvilken modulation der er brugt DSSS eller FHSS, udstyrets anvendte frekvens område, udstyrets type, de ekstreme tilstande udstyret har været testet i og den nominelle spænding som forsyner udstyret. 23.2 4.2 Præsentation af udstyr til typetest Testmodellerne skal være identiske med dem, der skal sendes på markedet. Softwaren skal også være identisk med det der blev brugt under test. 23.3 4.2 Præsentation af udstyr til typetest Under testen skal alt dokumenteres. Det skal noteres hvilke kabler og hvilket udstyr der bliver brugt, så testen kan genskabes. Den skal testes i hele dens virkeområde. 23.4 4.2 Præsentation af udstyr til typetest Det er altid det dårligste resultat der skal oplyses. 23.5 4.3 Design Udstyret skal designes, implementeres og fremstilles i overensstemmelse med god ingeniør skik. Man skal sørge for at minimere skadelig forstyrrelse af andet udstyr og service. 23.6 4.3 Design Hvis der er nogle justeringsmuligheder, som kan fejljusteres, så der frembringes flere skadelige forstyrrelser, må disse ikke være lettilgængelige for brugerne. 23.7 4.4 Oversættelse af de målte værdier Den målte værdi skal sammenlignes med grænseværdien for at bestemme om målingen overholder ETS. 23.8 5.0 Tekniske specifikationer Producenter skal opgive hvilken modulationskarakteristik der gælder for udstyret der testes. Der skal oplyses om der bruges Freqency Hopping Spread Spectrum eller Direct Sequence Spread Spectrum. 2 Industrial, Scientific and Medical 8

23.9 5.2.2 Peak effekt tæthed Peak effekt tæthed er defineret som det højeste niveau af effekt som sender afgiver i et vindue og måles i Watt per Hertz. Grænserne for effekttætheden er i et DSSS opgivet til -20 dbw (10mW) per MHz e.i.r.p. 3 23.10 5.2.3 Frekvensområde Er defineret som højeste frekvens (f H ) og laveste frekvens (f L ), der er til stede i effekt vinduet. 23.11 5.2.3 Frekvensområde f H er den højeste frekvens, ved maximum udgangseffekt og signalet er dæmpet med -80 dbm/hz e.i.r.p. i sidste del af pasbåndet. 23.12 5.2.3 Frekvensområde f L er den laveste frekvens, ved maximum udgangseffekt og signalet er dæmpet med -80 dbm/hz e.i.r.p. i første del af pasbåndet. 23.13 5.2.3 Frekvensområde For enhver given frekvens (f H til f L ) skal signalet være inden for 2,4 GHz til 2,4835 GHz (f L >2,4 GHz og f H <2,4835 GHz). 23.14 5.2.3 Uønskede signaler udenfor pasbåndet Uønskede signaler er de signaler der ligger udenfor pasbåndet og skal være dæmpet ud fra følgende tabel: Tabel 2. Transmittergrænser for smalbåndsspurious emission Tabel 3. Transmittergrænser for bredbåndsspurious emission 23.15 5.2.3 Uønskede signaler Uønskede signaler i senderen skal måles som effekt ved en bestemt belastning og effektiv stråling fra kabinet, eller uønskede signaler er defineret som den effektive stråling der kommer fra kabinet og antenne. 23.16 5.3 Modtager parameter grænser For modtageren er der ingen grænser for støj i pasbåndet, udover støj nævnt i afsnittet om uønskede signaler i modtageren. 3 Equivalent Isotropically Radiated Power 9

23.17 5.3.2 Uønskede signaler Uønskede signaler der ligger uden for pasbåndet skal være dæmpet ud fra følgende tabeller: Tabel 4. Smalbåndsspurious grænseemission for modtager Tabel 5. Bredbåndsspurious grænseemission for modtager 23.18 5.3.2 Uønskede signaler Uønskede signaler i modtageren skal måles som effekt ved en bestemt belastning og effektive stråling fra kabinet, eller uønskede signaler der er defineret som den effektive stråling der kommer fra kabinet og antenne. 24. 6.1 Testspecifikationer Der skal anvendes typetest (normale forhold) hvor ikke andet er angivet, ellers skal der testes for ekstreme forhold når angivet i ETS-standarden. Hvis der er undtagelser skal disse beskrives og der skal begrundes hvorfor de ikke er testet. 24.1 6.2.1 Strømforsyning standalone udstyr Der skal anvendes en strømforsyning, der ikke afviger fra anvendte strømforsyninger på udstyret når det er i brug og der skal testes for forhold under 6.3.2 og 6.4.2. 24.2 6.3.1 Temperatur og luftfugtighed Temperaturer fra 15 til 35 celsius og luftfugtighed fra 20% til 75%. Hvis det ikke er muligt at teste udstyret indenfor ovennævnte temperaturer, skal der angives hvilken temperatur og luftfugtighed der er testet ved. De aktuelle testresultater skal journalføres. 24.3 6.3.2 Hovedstrømforsyning Der skal anvendes strømforsyning, der er identisk med den udstyret anvender ved almindelig brug. AC forsyningen skal ligge imellem 49 til 51 Hz for teststrømforsyningen. 24.4 6.4.1 Ekstreme temperaturer Der skal angives hvilken temperatur udstyret kan anvendes indenfor. For almindelig anvendelse er anvendelsestemperaturen 0 til 35 grader. Hvis udstyret skal kunne anvendes uden for det normale temperaturområde skal det angives. Det ekstreme temperaturområde er -20 til 55 celcius. 24.5 6.4.2 Test med ekstrem strømforsyning Ekstrem strømforsyning er når der anvendes strømforsyninger til transceiveren, der har udsving på +/- 10 %. Det skal angives i testproceduren, om det er muligt at anvende disse på transceiveren. 10

Ingeniørhøjskolen i Århus 2006 Transceiver Dokumentation Gruppe 3 3.5 Design Krav Figur 4. Billede af færdigt produkt Figur 5. Oversigt over stikplacering og størrelse 11

4 Analyse 4.1 Afsender PC DSP RS232 15bit Kasami Binær Diff Binær BPSK Analog 1MHz Up sampler Analog 2,4GHz RF Analog 2,4GHz Figur 6. Blokdiagram over sendeprincip Afsenderdelen består overordnet set af seks blokke og en antenne. Computeren skal indeholde et program til et interface mellem bruger og signalprocessor. Kasami- og differentialeforkoderen består begge af kode i signalprocessoren. BPSK-blokken kommunikerer ved at faseforskyde mellemfrekvensen. En opsampling foretages og datastrømmen lægges nu ind i en 2,4GHz bærebølge, hvorefter et filter sørger for at kun de relevante frekvenser dækkes. 4.2 Modtager DSP Analog 2,4GHz Inv RF Analog 2,4GHz Down sampler Analog 1MHz IQ demod. Analog Sliding Correlator RS232 PC Figur 7. Blokdiagram over modtageprincip Bærebølgen modtages via antennen og filtreres af et passivt filter så kun det relevante bånd sendes videre til behandling. En nedsampling trækker data ud af bærebølgen og sender det videre til en større enhed der består af flere blokke under fællesbetegnelsen IQ demodulator 4. IQ demodulatoren består af flere funktionaliteter, deriblandt at finde faseforskydelserne i bærebølgen og dermed invers differentielkoder signalet. I den videre analyse vil det blive gjort klart hvorfor disse blokke hænger sammen. Data signalet på 1MHz sendes ind i systemet der vha. et lokalt signal trækker data ud af 1MHz signalet. Sliding correlator er en mekanisme der inverterer funktionaliteten af kasamikode blokken. Denne funktion er valgt som en konsekvens af IQ modulatorens virkemåde. Herefter sendes de opnåede data videre til computeren hvor det før nævnte program vil vise data for brugeren. 4 In-line/Quadrature demodulator 12

4.3 Kasami 4.3.1 Introduktion I trådløs kommunikation er formålet altid at sende data mellem en sender og en modtager der taler samme sprog. Beskeden der modtages skal være den samme som den der sendes. Dæmpning og interferens er nogle af de faktorer der skal overvejes når et sende/modtage system designes. Et af midlerne er at forlænge bitmønsteret der sendes på carrierfrekvensen med pseudonoisekode. Denne metode kaldes DSSS 5. Pseudonoise, der i dette tilfælde skal være kasamikode, har flere nytteegenskaber: At forlænge bitmønstret så chancen for bitfejl begrænses. At modulere frekvensvinduet for signalet så det spredes over flere frekvenser og dermed har karakter af støj, heraf betegnelsen pseudonoise. Under afkodningsprocessen er det ikke afgørende om alle chips 6 genkendes, da signalet alligevel kan genskabes. At gøre det svært at blokere for overførslen, da der ikke kun kan jammes i en frekvens fordi signalet er spredt. Hvis der jammes over et bredere spectrum vil signalet ligge oven på støjen. Derfor er det også muligt at bruge flere forskellige kanaler der spreder med samme metode blot de bruger en anden pseudostøj som kode. At gøre det svært at lytte med, da både sender og modtager skal have den samme kode for at sortere informationerne fra det, der ellers ligner tilfældig støj. Signalstyrke Figur 8. DSSS Frekvensspektrum Frekvens 4.3.2 Virkemåde Med kasamikode bliver den binære information spredt over et antal chips pr. bit. I dette tilfælde 15 chips. Kombinationen af chips har to formål: 1. At angive modtageradressen der består af den chipkombination de 15 chips danner. 2. At angive om der sendes 0 eller 1, alt efter om koden er inverteret eller ikke inverteret. Se Figur 9. Clockfrekvens = f sample Clockfrekvens = f sample 15 15 chip kasamikode 1 Sendes til addr.: 00 100010011010111 0 Sendes til addr.: 00 011101100101000 Figur 9. Blokdiagram over kodningen af kasami I Tabel 1 side 6 ses kasamikoden for de forskellige adresse. Kasamikoden i tabellen angiver koden når der sendes et 1. Når der sendes et 0, skal koden inverteres. 5 Direct Sequence Spread Spectrum 6 Chip er tilsvarende bit, men efter signalet er kodet med pseudostøjen. I dette tilfælde består én bit af 15 chips. 13

4.4 Differentiel forkodning 4.4.1 Introduktion For at gøre modtageren uafhængig af afsenderens fase, laver man signalet om til at skifte værdi når man ønsker at sende et 1 og fastholder den aktuelle værdi når man sender et 0. 4.4.2 Virkemåde Den differentielle forkodningen følger tilstandsdiagrammet vist på Figur 10 og et eksempel på signalet er illustret på Figur 11. 1 0 0 1 0 1 Figur 10. Tilstandsdiagram for diffenrentiel forkodning Oprindelige bit signal Differential kodet signal Figur 11. Illusterer bitmøsntret før og efter 14

4.5 BPSK Binary phase shift keying 4.5.1 Introduktion Ideen i at bruge binary phase shift keying er at man sender informationen via fasen. Derved bliver informationen uafhængig af amplituden og dæmpning i signalet. 4.5.2 Virkemåde Funktionen i BPSK er at man faseforskyder sinussignalet 180, når signalet har chip værdierne på 0. Det vil også svare til at man inverterer sinus signalet. Figur 12 viser et eksempel på signalerne der vedrører en BPSK modulation. Det binær signal er her lavet om til 1 og -1. Derved vil en multiplikation af chip signalet og grundbølgen lave den ønskede modulation. 1 Bit signal -1 t Grundbølge 1MHz t Signalbølge= Grundbølge Bit signal Figur 12. Viser de to signaler til BPSK og det endelige signal, signalbølge t I frekvensdomænet vil et firkantsignal danne en sinc funktion som har meget spurius og dermed støjer væsentligt. Se den udæmpede funktion på Figur 13. Da der er krav om hvor meget spurius man må bidrage med på de nærliggende frekvenser, skal der implementeres et lavpasfilter før man multiplicerer signalet på grundfrekvensen. 1 0.8 Sinc funktion Dæmpet Udæmpet 0.6 0.4 [V] 0.2 0-0.2-0.4-15 -10-5 0 5 10 15 [rad/s] Figur 13. Viser firkant signalet i frekvens domænet. Den dæmpede kurve er dæmpet med ( ) 2 1 jω +1 15

BPSK Chip signal Båndbredde begrænsning Signalbølge Grundbølge Figur 14. Blokdiagrammet for BPSK Når man samtidig multiplicerer en grundfrekvens på signalet flytter man spektret ud omkring denne frekvens. 4.6 RF-blok 4.6.1 Introduktion RF-blokken indeholder sende/modtage delen i systemet. Den indeholder en switch til bestemmelse af sende-/modtagefunktionen, et filter der filtrerer sende- eller modtagesignalet, en Op/Ned konverter samt en antenne. 4.6.2 Virkemåde Signalet fra signalprocessoren styrer switchen. Switchen er single-pole, double-throw som styrer sende-/ modtagesignalet. Half-duplex systemet sørger for at der kun kan sendes eller modtages. RF-filteret er et båndpasfilter der fjerner uønskede signaler fra den ønskede båndbredde. Signalet der transmitteres vha. antennen indeholder nu kun tilpassede, relevante frekvenser. Ligeledes når systemet modtager et transmitteret signal, bliver båndbredden tilpasset i filteret og sendes videre til ned-konvertering. Op/Ned konverteren konverterer signalet til en passende frekvens vha. en lokal oscillator (LO) med en frekvens på 2,401GHz. Ved opkonvertering ændres signalets frekvens fra 1MHz til 2,402 GHz. Ved nedkonvertering ændres signalets frekvens fra 2,402 GHz til 1MHz. Antenne 2,401GHz Tx/Rx Switch 1MHz BPSK 2,402GHz Op/Ned konverter 1MHz RF-filter Tx/Rx Kontrolsignal Figur 15. Blokdiagram over RF-blok og grænseflader 1MHz IQ Demodulator Signal fra DSP Antennens opgave er at konvertere en elektromagnetisk bølge fra en transmissionslinje til luften og omvendt. Ved modtagelse opfanger antennen en del af den udbredte bølge, og leverer den modtagede effekt til dens belastning. Antennens-, transmissionslinjens- og øvriges impedanser skal tilpasses nøje i systemet for at undgå et dæmpet signal. 16

4.7 IQ - demodulator 4.7.1 Introduktion Efter nedsampling skal signalet faseforskydes tilbage og invers differentieres. Dette kan ikke gøres på samme måde som ved kodningen, da man ved at sende det gennem luften har mistet synkroniseringen. Dette arbejdes der udenom ved, at lave et to kanals dekodningssystem der forskyder fasen og sammenligner med den ikke forskudte. DSP X LPF Z -1 X RF 1MHz 90 S Sliding correlator LO X LPF Z -1 X Figur 16. Moduloversigt for IQ-demodulator 4.7.2 Virkemåde Det nedkonverterede 1MHz input sendes ud på to kanaler der behandles separat. Dette gøres for at have to signaler at måle op mod hinanden. Det ene signal ganges med den lokale frekvens, genereret af en lokalt monteret oscillator (LO). Det andet signal ganges med samme signal, der blot er faseforskudt 90. Vi opnår, at de to kanaler i forhold til hinanden bliver til hhv. sinus og cosinus i et ideelt tilfælde. Denne ideelle situation ligger til grund for forklaringen af funktionaliteten af dette modul. Derudover opnår man et DC svar og et 2MHz svar, hvor det er DC svaret der har interesse. Et integrationsfilter undertrykker herefter de uønskede frekvenser ved 2MHz og efterlader DC svaret. DC svaret er de bit, kasami- og differential forkoderen har genereret. Forsinkes det opnåede signal og multipliceres med den næste sample vil man i de to kanaler opnå henholdsvis kvadratet af en sinus og kvadratet af en cosinus. Herefter kan man med rette benytte sig af den trigonometriske grundsætning 7 og ved summation opnå plus eller minus 1. Hermed er chipsignalet genskabt. cos ( ω) + sin ( ω) = 1 7 2 2 17

4.8 Sliding correlator 4.8.1 Introduktion Sliding correlator betyder frit oversat glidende sammenligner. Dens opgave går ud på, at genkende kasamikoden i det chipmønster der modtages og omsætte det til et bitmønster. Signalet består af det filtrerede frekvensvindue der indeholder chipmønsteret og pseudonoise fra andre kilder. De andre kilder kan f.eks. være microbølgeovne eller andre kommunikationskanaler i ISMbåndet. Da selve adressen bliver sendt i chipmønsteret skal den kunne genkende alle fire adresser, men kun reagere på den ene den er indstillet til. Bitmønsteret genkendes som enten 0 eller 1 alt efter om kasamikoden er inverteret eller ikke inverteret. 4.8.2 Virkemåde Sliding correlator anvendes til at genkende kasamikode. Det er modtager transceiverens adresse der bestemmer hvilken kasamikode den kan genkende. Da chiptoget starter på et tilfældigt tidspunkt, skal der testes løbende, og hvis den modtagne kasamikode stemmer overens med transceiverens adresse genkender den det sendte bit. Sliding correlator virker som et FIR-filter som det ses i Figur 17. Ideelt set skal der registreres ét bit når udgangssignalet er 15 eller -15, da alle multiplikationer giver 1 når kasamikoden for et sendt 1 behandles i FIR-filteret, og -15 når et sendt 0 behandles. Da det ikke er ideelt skal der lægges et tærskelniveau. Når udgangssignalet af filteret overstiger den fastsatte tærskelværdi registreres et bit. Udgangssignalet overstiger kun tærskelværdien på det tidspunkt hvor de 15 bit der behandles i FIRfilteret er kasamikoden. Der vil altid være støj liggende omkring 0. Tærskelniveauet skal altså ligge tæt på ±15. In Delay1 Delay2 Delay3 Delay12 Delay13 Delay14 1 Z Z 1 1 Z Z 1 Z 1 Z 1-1 1 1-1 -1-1 Figur 17. Diagram over sliding correlator for adresse 00 out Figur 18 viser et eksempel på outputtet fra filteret, hvor det ses at der kommer to peaks hvor der hhv. skal registreres et 1 og et 0. 18 Figur 18. Tænkt output fra FIR-filteret

4.9 UART 4.9.1 Introduktion UART 8 står for kommunikationen mellem signalprocessor og computer. 4.9.2 Virkemåde UART konverterer en datapakke til en serie af impulser eller konverter en serie af impulser tilbage igen. Modtageren overvåger altid om der er data ind, hvis et startbit bliver detekteret starter modtagelsen. Når modtageren har modtaget alle impulserne bliver de konverteret til en pakke. 1 0 Start LSB D0 D1 D2 D3 D4 D5 D6 Figur 19. Datapakke MSB D7 Paritet Stop Hvis der sendes et ASCII kodet A via RS-232 vil signalet se således ud: Figur 20. ASCII kodet 'A' via RS-232 Dette kan også beregnes. Ved opslag i en ASCII table ses det at A har 0x41hex. Dette er 1000001 bin, ligesom Figur 20. 8 Universal Asynchronous Receiver/Transmitter 19

5 Design 5.1.1 Overordnet blokdiagram Software Analogt 1MHz BPSK Binært Differentiel forkoder Binært 15 chip Kasami Analogt 2,402GHz RF filter Analogt 2,402GHz Op/Ned konverter Analogt 1MHz Switch RS232 300bit/s Computer Analogt 1MHz IQ-demodulator Binært Sliding Correlator Figur 21. Overordnet blokdiagram Blokkene er designet ud fra det overordnede blokdiagram som ses ovenfor. Signalprocessoren er fastsat til en ADSP 2181 der forefindes på et evalueringskort EZ-Kit Lite. 5.2 Hardware 5.2.1 Oscillator 5.2.1.1 Designkrav Denne blok skal levere et stabilt 1MHz sinussignal til BPSK og IQ-demodulatoren. Det er vigtigt, at signalet har en konstant frekvens og amplitude, da signalet er grundbølgen til at bære informationerne i kommunikationssystemet. Udgangsimpedans < 1Ω 5.2.1.2 Blokbeskrivelse Oscillatoren danner et pulssignal med en grundfrekvens på 1MHz. Filteret sorterer de harmoniske frekvenser fra og dermed vil den rene grundfrekvens sendes videre. BSPK Oscillator Filter IQ demodulator Figur 22. Blokdiagram over sinusoscillatoren 20

5.2.2 BPSK 5.2.2.1 Designkrav Modulet skal levere et 180 fasedrejet signal, når chipsignalet har værdien 1 ellers 0. Udgangsimpedans: 50Ω BPSK Chip signal Båndbredde begrænsning Signalbølge Grundbølge Figur 23. Diagram der beskriver funktionen Her demonstreres det hvordan funktionaliteten er tænkt. Et bitsignal sendes ud og dette signal ganges på et 1 MHz signal. 5.2.2.2 Realisering BPSK modulet realiseres på en relativt enkel måde ved brug af en switch og en inverter. Dermed kan switchen skifte fasen 180 på grundbølgesignalet. inv Grundbølge fra oscillator Switch Signalbølge Båndbredde begrænsning Signalbølge Chip signal fra differentiel forkoder Figur 24. Diagram af den valgte løsning Løsningen benytter en digital udgang på signalprocessoren, hvor det differentielt forkodede signal sendes ud. Dette signal styrer tilstanden af en switch, der på sine indgange har et 1 MHz signal, i sin grundform, og i en inverteret form. På denne måde vil den inverterede tilstand af signalet have en negativ amplitude, der er det samme som en 180 faseforskydning. Hver gang en chip fra signalprocessoren ændrer tilstand, vil fasen af det signal således også ændres 180 ud af switchen. 21

5.2.3 RF-block Delen der indeholder sende/modtage trin i systemet bliver kaldt RF-blokken. Blokken omfatter en analog switch, en op/ned konverter, RF-filter og en antenne. 5.2.3.1 Designkrav til Tx/Rx switch Switchens formål er, at dirigere en signalbølge fra BPSK blokken (systemet er i sende-tilstand) videre til op-konvertering eller dirigere et ned-konverteret signal videre til IQ demodulatoren (systemet er i modtage-tilstand). Til dette formål anvendes en analog SPDT 9 switch. Ud fra kravspecifikation 10 skal switchen konstant stå til at modtage når der ikke sendes. Styring af switchen foretages fra EZ-Kit Lite. Signalets frekvens ligger på 1MHz. Tx 1MHz signal fra BPSK BPSK Signal til og fra ADE- 30 Frequency Mixer Switch Rx Modtaget 1MHz nedkonverteret signal IQ demodulator Figur 25. Tx/Rx Switch og dens grænseflade 5.2.3.2 Designkrav til Op/Ned konverter Op/Ned konverteren skal op-konvertere 1MHz signalet til 2,402GHz eller ned-konvertere 2,402GHz signalet til 1MHz. Sendesignalet moduleres med en LO 11 på 2,401GHz og signalet opkonverteres. Det ser matematisk således ud: f = IF RF 1MHz + 2, 401GHz = 2, 402GHz Ligeledes bliver modtagersignalet moduleret med en LO på 2,401GHz og signalet nedkonverteres. Det ser matematisk således ud: f = RF IF 2, 402GHz 2, 401GHz = 1MHz En spejlfrekvens på 4,803GHz vil også opstå efter nedkonvertering. Spejlfrekvensen bliver filtreret fra i IQ-demodulatorblokken bagefter. fs -f s Figur 26. Signalet før og efter modulering fs 9 Single Pole, Double Throw 10 Krav nr 3 side 7 11 Lokal Oscillator 22

Design parametrene til op/ned-konvertering er fastlagt ud fra en på forhånd specificeret og leveret komponent ADE-30, dvs. i kravspecifikationen. Konverteringstab 12, som er et udtryk for konverterens ydelse fra indgang til udgang, er maks. 9dB 13. LO 2,401GHz Antenne Impedans : 50O 2,402GHz Impedans tilpasset transmissionslinie ADE-30 Frequency Mixer: Op/Nedkonvertering 1MHz Tx/Rx Switch Figur 27. Op/Ned Konverter 5.2.3.3 Designkrav til antenne Antennen er givet i projektoplægget til: Z antenne : 50 Ω Gain : 5,2 dbi (lineært polariseret) Der skal i forhold til ETS-standarden kompenseres for denne forstærkning, og systemet må kun anvendes med en lineært polariseret antenne af denne type. Antennen forbindes til en impedanstilpasset transmissionslinje der fører til Op/Ned konverteren. Impedansen på den leverede antenne er på 50Ω, og skal passe til indgangen til ADE-30 for at undgå unødig signaltab. Sendeeffekten skal ligge imellem 8 og 10mW 14. 5.2.3.4 RF-Filter (Båndpas filter) Båndpasfilteret skal implementeres som et passivt filter, da filteret skal virke for både modtage og sendedelen. Båndpasfilteret skal dæmpe signalet uden for frekvensbåndet således, at der ikke opstår spurius uden for ISM båndet der vil forstyre andre brugere. Dette vil også gøre at der modtages et mærkbart bedre signal/støjforhold. Båndpasfilteret ved antennen skal specificeres, således nyttesignalet slipper igennem og ikke dæmpes. ETS 300 328 regulativet giver hvor meget der må støjes i stopbåndet og hvor meget dæmpning der må være i stopbåndet. Ved brug skal der dæmpes med -97 dbm/hz, og vil være tilstrækkeligt for både sender- og modtagersignalet, da det her er samme filter der skal bruges. Figur 28. Båndpasfilter 12 Conversion Loss 13 Kravspecifikation begrænsninger, punkt 3.3 side 7Begrænsninger 14 Se krav nr. 17 side 7 23

Filteret kan implemeteres foran Op/Ned konverteren. Det vil designmæssigt være bedst at opnå en stor dæmpning udenfor båndpasfilteret virkeområde. 24

5.2.4 IQ-demodulator 5.2.4.1 Designkrav Efter nedsampling skal signalet invers differentieres. Dette kan ikke gøres på samme måde som ved kodningen, da vi ved at sende det gennem luften har mistet referencen hvad angår synkronisering. Dette arbejdes der udenom ved, at lave et to-kanals dekodningssystem der genkender faseskiftet i signalet og videregiver signalet. Indgangsimpedans set i forhold til Op/Ned konverteren: 50Ω DSP 1 MHz X 2 MHz + SIG LPF Z -1 X RF 1MHz 90 S Sliding correlator LO 1 MHz 1 MHz X 2 MHz + SIG LPF Z -1 X Figur 29. Oversigt over IQ-demodulator 5.2.4.2 Beskrivelse af funktionaliteten Signalet fra RF sendes ud på to kanaler, og multipliceres herefter i den ene kanal på et 1 MHz signal fra en lokal oscillator, og på den anden kanal multipliceres signalet på et 1 MHz signal fra samme lokal oscillator der er 90 faseforskudt. Følgende beskriver princippet af virkemåden for hardwaredelen af IQ-demodulator. Signalet der kommer fra RF vil kunne se sådan ud: Signal 1 MHz Signal RF: cos( 2π f t + pπ ) Fase: p, 1 eller 0 Frekvens f0 = 1MHz Tid: t Frekvens Figur 30. Signalet der kommer fra RF del 0 Faseforskellen der består af leddet pπ vil angive om signalet der sendes er 1 eller 0. Dette vides ikke på forhånd, og derfor er det vigtigt at udgangspunktet der antages, er det samme i både sender og modtager. I dette tilfælde er starttilstanden 0 15. 15 Se krav nr. 1.2 side 6 25

Derfor differentiel forkodes signalet i senderen inden det sendes. Første faseskift i en pakke vil derfor altid gå fra 0 til 1. Signalet fra RF multipliceres med en ren sinus, Figur 31. Signal 1 MHz Frekvens Figur 31. 1 MHz sinus der multipliceres på signal fra RF for at lave offset til indgang på EZ-kit Signal LO/fasedrejet LO: cos( 2π f t) / sin ( 2π f t) Frekvens f0 = 1MHz Tidsvariabel: t 0 Som det ses på Figur 29, bliver RF signalet både multipliceret med signalet fra LO og et 90 graders faseforskudt signal fra LO. Derfor forgrenes signalet. Stereokanalen på EZ-Kit Lite kortet stiller 2 kanaler til rådighed. 0 1 T 2 3 4 1 dt Z 1 T 0 ( π + pπ+ϕ) cos 2 f t 0 ( π ) cos 2 f t 0 ( π ) sin 2 f t 0 5 1 T 1 dt T Figur 32. Gennemgang af virkemåde Dette vil flytte det modulerede signal tilbage til 0 Hz og ud til 2 MHz. Det vil give et frekvensspektrum på plads 1. der ser således ud: 0 Z 1 Signal 1 MHz 2 MHz Figur 33. Resulterende signal af multiplikationen Frekvens Når de to signaler multipliceres sammen i de to kanaler fås to signaler som hhv. er differens og sum af de to signaler. Af disse er det det lavfrekvente signal der har interesse, og derfor skal det højfrekvente signal dæmpes, som gøres vha. et filter der kan genskabe det differentialkodede chiptog der kommer. Signalet der sendes ind på de to kanaler kan opfattes som et cosinussignal med en tilfældig fase. Når der kommer en ændring i signalet bliver der en ændring i fasen på π som lægges til den oprindelige fase. Der opnås at de to kanaler i forhold til hinanden bliver til hhv. sinus 26

og cosinus i et ideelt tilfælde, grundet faseforskellen mellem kanalerne på 90 grader. Denne ideelle situation ligger til grund for forklaringen af funktionaliteten af dette modul. RF signal og LO multipliceres: ( + ) + ( ) cos x y cos x y cos( x) cos( y) = 2 cos( 2π f0 t+ pπ+ϕ+ 2π f0 t) + cos 2π f0 t cos( 2π f0 t + pπ+ϕ) cos( 2π f0 t) = 2 1 1 = cos( 4π f0 t + pπ+ϕ ) + cos( pπ+ϕ) 14444244443 2 1442443 2 2MHz restsignal Den tilsvarende udregning laves for LO der er fasedrejet: ( + ) + ( ) ( + p π+ϕ 2 π f t 0 ) ( ) Faseforskudte signal DC sin x y sin x y cos( x) sin ( y) = 2 sin ( 2π f0 t + pπ+ϕ+ 2π f0 t) + sin 2π f0 t + 0 cos( 2π f0 t + pπ+ϕ) sin ( 2π f0 t) = p π+ϕ 2 π f t 2 1 1 = sin ( 4π f0 t + pπ+ϕ ) + sin ( pπ+ϕ) 14444244443 2 1442443 2 2MHz restsignal Faseforskudte signal ( DC) ( ) 2 På indgangen af EZ-Kit Lite kortet er der et båndpasfilter 16 der sikrer at aliasering ikke forekommer når signalet samples. Uden yderlig filtrering ville der komme for meget støj og det ønskede faseskift ville ikke kunne genkendes. Derfor er der indsat et filter på hver indgang. Disse er egentlig en integration over en chipperiode af signalet, dvs. at det er et løbende middelværdi filter der skal realiseres. Filteret realiseres i softwaren, da det her er lettere og mere præcist at realisere frem for hardwaremæssigt. Ideelt vil det passerende signal være en konstant der ser således ud: Chipperiodetid: T T 1 dt T 0 T 1 1 1 cos( 4 f0 t p ) cos( p ) dt T π + π+ϕ + π+ϕ 2 2 0 T 1 1 1 1 cos( 4 f t p ) dt cos( p ) dt T π + π+ϕ + π+ϕ 2 T 2 0 + 0 0 0 1 T 1 cos p 2 1 cos ( p π+ϕ) T 2 ( π+ϕ) T 16 Se EZ-Kit Lite diagram, bilag 8.8 på side 165 27

For den LO fasedrejede kanal vil konstanten være: T 1 dt T 0 T 1 1 1 sin ( 4 f0 t p ) sin ( p ) dt T π + π+ϕ + π+ϕ 2 2 0 T 1 1 1 1 sin ( 4 f t p ) dt sin ( p ) dt T π + π+ϕ + π+ϕ 2 T 2 0 + 0 0 0 1 T 1 sin p 2 1 sin ( p π+ϕ) T 2 ( π+ϕ) En beskrivelse af filteret kan findes under afsnittet 5.3.4.1 Integrationsfilter på side 40. T 3 Fasen p vil i det tidsforsinkede signal i de følgende beregninger være angivet som p 1 Z. 4 På hver kanal sker en multiplikation mellem det samplede signal og det forsinkede signal, hvorefter de to kanaler summeres. Her benytter demodulatoren sig af princippet i den trigonometriske grundsætning, som er vist herunder. 2 2 2 Acos (x) + Asin (x) = A ( ) Acos (x) + Asin (x) = A 2 2 2 Hvis der er sket en ændring vil signalet skifte i et sample idet der anvendes differentiel forkodning. Ændringerne der kan forekomme er at signalet vil skifte i fire tilstande som følge af tidsforsinkelsen, svarende til at p ændrer sig som følgende: p 1 Z p 0 0 Ingen ændring i fasen 0 1 Faseskift 1 1 Ingen ændring i fasen 1 0 Faseskift 5 Det generelle udtryk vil i dette tilfælde være: 1 1 1 1 cos p cos p sin p sin p ( 1 π+ϕ) ( π+ϕ ) + ( 1 π+ϕ) ( π+ϕ ) Z Z 2 2 2 2 28

0 0 Ingen ændring: 1 1 1 1 cos 0 cos 0 sin 0 sin 0 2 2 2 2 1 1 1 1 = cos( ϕ) cos( ϕ ) + sin ( ϕ) sin ( ϕ) 2 2 2 2 1 = 4 ( π+ϕ) ( π+ϕ ) + ( π+ϕ) ( π+ϕ) 0 1 Faseskift: 1 1 1 1 cos 0 cos 1 sin 0 sin 1 2 2 2 2 1 1 1 1 = cos( ϕ) cos( ϕ ) + sin ( ϕ) sin ( ϕ) 2 2 2 2 1 = 4 ( π+ϕ) ( π+ϕ ) + ( π+ϕ) ( π+ϕ) 1 1 Ingen ændring: 1 1 1 1 cos1 cos1 sin1 sin1 2 2 2 2 1 1 1 1 = cos( ϕ) cos( ϕ ) + sin ( ϕ) sin ( ϕ) 2 2 2 2 1 = 4 ( π+ϕ) ( π+ϕ ) + ( π+ϕ) ( π+ϕ) 1 0 Faseskift: 1 1 1 1 cos 1 cos 0 sin 1 sin 0 2 2 2 2 1 1 1 1 = cos( ϕ) cos( ϕ ) + sin ( ϕ) sin ( ϕ) 2 2 2 2 1 = 4 ( π+ϕ) ( π+ϕ ) + ( π+ϕ) ( π+ϕ) Systemdelene efter punkt 1. i Figur 32 implementeres i signalprocessoren, derfor vil amplituden kun være 1 når der er fuldt signal på indgangene. Det medfører at den samlede amplitude ved udgangen af IQ demodulatoren vil være ¼ i det tilfælde. 29

5.2.4.3 Faseforskydningsfilter Faseforskydningen af det ene 1 MHz signal realiseres med et analogt filter. For at få en fasedrejning på 90 ved knækfrekvensen anvendes et 2. ordens lavpasfilter, som i alt laver en fasedrejning på 180. Fasedrejningen starter en dekade under knækfrekvensen og stopper en dekade over knækfrekvensen, hvorved der fås en fasedrejning på 90 ved knækfrekvensen. Filteret er testet vha. Matlab hvor følgende bodeplot fås. Magnitude (db) 0-20 -40-60 System: H Frequency (Hz): 1e+006 Magnitude (db): -3.01 Bode Diagram -80 0 Phase (deg) -45-90 -135 System: H Frequency (Hz): 1e+006 Phase (deg): -90-180 10 4 10 5 10 6 10 7 10 8 Frequency (Hz) Figur 34. Bodeplot for fasedrejningsfilter 30

5.2.5 IO-Modul 5.2.5.1 Design krav Skal gøre EZ-Kit Lite i stand til at kommunikere digital med den resterende hardware. Endvidere indeholder modulet også systemets lysdioder, der viser status på produktet. Udgangs- og indgangsstandard: CMOS Modtager LED Sender LED Sender og modtager adresse er ens Pakke modtages fra 3. part DIP switch Switch BPSK IO blok EZ-kit Figur 35. Blokdiagram over IO hardware 5.2.5.2 Fordeling af IO EZ-Kit ets interface Type Grænseflade Funktion PF0 Input Adresse på modtager. PF1 Input DIP switch PF2 Input Egen adresse. PF3 Input PF4 Output 3 mm grøn LED Viser at der bliver modtaget data. PF5 Output 3 mm gul LED Viser at der bliver sendt data. PF6 Output 3 mm rød LED Lyser hvis modtager og egen adresse er ens. PF7 Output 3 mm rød LED Viser at der bliver modtaget en pakke fra en 3. transceiver, som transceiver ikke er opsat til at modtage fra. FL0 Output 5V CMOS signal Udgang til BPSK modulet. FL1 Output 5V CMOS signal Udgang til sende/modtage switch. FL2 Output Ledig. 31

5.3 Software 5.3.1 UART UART en skal bestå af 4 dele. Selve UART en, initialisering, transmittering af karakterer og en echo funktion, som kan teste UART en. UART en skal ligge i sin egen fil så det færdige program bliver overskueligt. Her følger en beskrivelse af de forskellige dele. 5.3.1.1 trans_char Funktion trans_char Input ax1 Output uart_tx_buffer Tx_flag Beskrivelse Denne funktion er en del af Echo testfunktionen. Funktionen bliver kaldt af main for at transmittere en karakter. Før den kaldes skal det, der skal sendes, ligge i ax1. Ax1 kopieres først til man_tx_buffer, så kopierer den main_tx_buffer til uart_tx_buffer med start- og stopbit tilføjet. Til sidst sættes først transmitflaget for at fortælle UART en at en karakter venter på at blive transmitteret. True Tx_flag=0 False Kopier karakteren (ax1) til main_tx_buffer Tilføj start og stop bit Kopier karakteren til uart_tx_buffer Set tx_flag til 1 Figur 36. Flowchart for trans_char 32

5.3.1.2 FIFO_til_uart Funktion FIFO_til_uart Input ax1 FIFOCounter Output uart_tx_buffer Tx_flag Beskrivelse Funktionen er den samme som trans_char, blot er denne tilpasset FIFO modulet. Forskellen er at denne funktion først undersøger om der ligger noget nyt i FIFO bufferen. Start FIFOcounter=0 True False Tx_flag=0 False Kopier karakteren (ax1) til main_tx_buffer Tilføj start og stop bit True Kopier karakteren til uart_tx_buffer Set tx_flag til 1 End Figur 37. flowchart for FIFO_til_uart 33

5.3.1.3 UART_initialisering Funktion UART_initialisering Input Ingen Output Ingen Beskrivelse Funktionen kaldes i main efter reset. Her opsættes: Antal bit der sendes. Antal bit der modtages. Baudraten. Serielport 1 som flag in og flag out Sætter flag så UART er klar til at modtage og transmittere. 5.3.1.4 uart_sub Funktion uart_sub Input uart_tx_buffer tx-flag Output main_rx_buffer rx_a_word Beskrivelse Hoveddelen af uart en ligger i uart_sub. Funktionen er interruptstyret og styres af interruptet Sport0_Rx_IrqService som kaldes af AD1847 codecet. Når funktionen kaldes kontrollerer den tx_flag. Hvis tx_flag er 1, springer den til transmit og det der står i uart_tx_buffer vil blive transmitteret. Efter endt transmission sættes tx_flag til 0. Derfor står den altid og modtager hvis der ikke bliver sendt noget. Hvis tx_flag er 0, springer den til receive. Hvis den kan se et startbit på RS232 porten, starter modtagelsen og karakteren ligger i main_rx_buffer uden start og stop bit. Rx_a_word sættes til 1, så afhængige rutiner ved at der modtages. 34

Start False Tx_flag=1 False Jump funktion: receive Modtaget start bit? False True Delay 1,5 T Jump funktion: Transmit True False Delay T Receive False False Færdig med at sende? Delay T True True Tx_flag=0 Færdig med at sende? Rx_a word=1 samplingsfrekvens Figur 38. Flowchar for uart_sub, hvor T = Baudrate 35

5.3.1.5 Echo funktionen Funktion Echo Input Rx_a_word Main_rx_buffer Output ax1 Beskrivelse Denne funktion er slettet i det færdige program, da denne kun blev brugt under testfasen af UART en. Dette er dog en vigtig funktion der kan fortælle om UART en virker. Funktionen returnerer den karakter man sender til EZ-Kit Lite. Hvis der skrives til kittet sættes rx_a_word til 1 og det modtagne lægges over i ax1. Rx_a_word sættes til 0 og funktionen kalder trans_char så det modtagne returmeres. False rx_a_word=1 True Læg det modtagne (main_rx_buffer) over i ax1 Sæt rx_a_word til 0 Call trans_char Figur 39. Flowchart for Echo 36

5.3.2 FIFO Sender buffer Beskrivelse FIFO bufferen dækker over nogle funktioner der flytter modtagne pakker til og fra UART/modtager over i et array, hvor de bliver lagret til de kan flyttes ud til sender/modtager subrutinerne og behandles. FIFOCounter Tæller op 2 Tæller ned FIFOInd Skriver FIFOarray A B # # # Læser FIFOUd # # # # # # # Figur 40. First In First Out funktionaliteten med en tæller til at fortælle hvor mange nye pakker der venter 5.3.2.1 Init_FIFO_Sender Funktion Initialiserer pointerne til FIFOInd og FIFOud. Nulstiller FIFOcounter. 5.3.2.2 FIFOIndSender Funktion Skriver en ny værdi ind i det fælles FIFOarray. Lægger en til FIFOcounter. 5.3.2.3 FIFOUdSender Funktion Udlæser den først indlæste værdi fra det fælles FIFOarray. Trækker en fra FIFOcounter. 37

5.3.3 Senderdel 5.3.3.1 Sender_sub Funktion Sender_sub Input FIFOUd EgenAdr SendAdr Output Sender_flag FL0 FL1 Beskrivelse Henter data fra FIFO bufferen og videresender den. Koder dataen med kasami- og differentiel kodning. START true Test om modtagerdelen kører False False False Tid til at sende ny bit Toggle FL0 BPSK true true Test om der er foregående chips at sende true Test om chip er 1 Gem kasami kode i BitBuffer Inverter kasami kode false true Test om der er flere bit tilbage af pakken true Bestem hvilken adresse der skal kasami kodes ud fra Test om bit er 1 False false Test om der er en pakke i FIFO en true Test om der lige har været sendt true Kald FIFOUdSender og hent pakke ind Tilføj egen adresse til pakken false Afslut så modtagerdel kan køre. Switch og BPSK reset es false Sæt FL1 switch og vent til næste interrupt Figur 41. Flowchart for Sender_sub 38

5.3.3.2 BestemAdr Funktion BestemAdr Input SendAdr Output AX1 Beskrivelse Bestemmer hvilken adresse der skal anvendes til kasamikodning. START Hent senderadresse Er senderadressen lig nul? true Benyt kasamikoden for adresse nul false Træk 1 fra senderadressen Er senderadressen lig nul? true Benyt kasamikoden for adresse nul false Træk 1 fra senderadressen Er senderadressen lig nul? true Benyt kasamikoden for adresse nul false Træk 1 fra senderadressen Er senderadressen lig nul? true Benyt kasamikoden for adresse nul Figur 42. Flowchart for BestemAdr 39

5.3.4 Modtagerdel Viderebehandling af signalet i IQ-demodulatoren efter analogdelens fordeling af signalet,gøres i EZ-Kit Lite. Delen af systemet dette afsnit dækker kan ses i Figur 29. Oversigt over IQdemodulator på side 25. Opgaven for softwaredelen af IQ-demodulatoren er at frasortere kasamikoden og dens tilhørende data fra det modtaget signal. Koden til dette formål bliver bygget op omkring programmets fælles filer der bruges både i systemets sende- /og modtagefunktioner. Software delens virkemåde kan undersøges og justeres vha. ændring af variabler til oversamplings rate, koeffiecienter i filtrene. 5.3.4.1 Integrationsfilter Denne fil udfører den største del af IQ-demodulatorens funktionalitet. Efter sampling i AD1847 codec et, behandles de to samplede faseforskudte signaler først i et løbende middelværdi-filter hver for sig. Når integrationsfilteret skal realiseres i en signalprocessor kommer det til at virke som et middelværdifilter, hvor den aktuelle samplingsværdi gemmes med det foregående antal værdier, og multipliceres med det reciprokke af ordenen, dvs. det antal samples der integreres over. L 1 1 yn [ ] = xn [ k] L k= 0 1 = xn + xn 1 +... + xn (k 1) + xn k L samplefrekvens hvor L = sendefrekvens ( [ ] [ ] [ ] [ ]) x[n] z 1 z 1 z 1 z 1 b0 b1 2... b bk 2 b k 1 b k y[n] 40 Figur 43. Signalgraf for FIR filter Filterets orden og dermed virkning bestemmes af forholdet mellem signalprocessorens samplefrekvens og sendefrekvens for datastrømmen. Hvis ordenen øges vil filteret kvantisere funktionen mindre og derved lave en mere ideel virkning, der mere ligner en ideel integration. Signalene bliver bagefter behandlet i en delayenhed hvor et to-plads array gemmer et samplet signal hvorefter det forsinkede signalet ganges med det samplede signal. Delayenheden skal køres med den samme frekvens som signalet. Princippet med delayenheden er, at den kan udnytte de faseskift der kommer pga. det diffentielt forkodet signal. Bidragene fra hver kanal summeres, før signalet behandles i sliding correlator. 5.3.4.2 Sliding correlator Filteret, som sliding correlator består af, skal indeholde 15 koefficienter, da det er det antal chips kasamikoderne består af. Netop når 15 på hinanden følgende chips svarer til kasamikoden for pågældende transceiver kommer et output på 15 eller -15 afhængig af signalets fase. Delaytiden er det reciprokke af sendefrekvensen, da det er det signal der skal genkendes. Derfor er det ikke nødvendigt at filteret reagerer hurtigere.

In Delay1 Delay2 Delay3 Delay12 Delay13 Delay14 1 Z Z 1 1 Z Z 1 Z 1 Z 1-1 1 1-1 -1-1 Figur 44. Sliding correlator I systemet bruges fire forskellige adresser, og derfor er der også fire forskellige kasamikoder der skal kunne genkendes af filteret. out Addr. Nr. Kasamikode 00 100010011010111 01 001111110111010 10 111001000001100 11 010100101100001 Et eksempel med kasamikoden for adresse 00 kan være følgende tabel hvor chippladserne skifter en plads til højre ved hver sample: 41

Chipnummer 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Adresse 00 1-1 -1-1 1-1 -1 1 1-1 1-1 1 1 1 Adresse 01-1 -1 1 1 1 1 1 1-1 1 1 1-1 1-1 Resultat Adresse 10 1 1 1-1 -1 1-1 -1-1 -1-1 1 1-1 -1 Adr. 00 Adr. 01 Adr. 10 Adr. 11 Adresse 11-1 1-1 1-1 -1 1-1 1 1-1 -1-1 -1 1-1 1-1 -1-1 1-1 -1 1 1-1 1-1 1 1 1-1 1 1 1-1 1 1 1 5-3 -3-1 -1 1-1 -1-1 1-1 -1 1 1-1 1-1 1 1 1-1 1 1 1-1 1-1 -1 3-1 -1-1 -1 1-1 -1-1 1-1 -1 1 1-1 1-1 1 1 1-1 1 1 1-1 -3 5-3 1 1-1 -1-1 1-1 -1-1 1-1 -1 1 1-1 1-1 1 1 1-1 1 1 1 15-5 -5-5 -1 1-1 -1-1 1-1 -1-1 1-1 -1 1 1-1 1-1 1 1 1-1 1 1-3 -3 1 5 1-1 1-1 -1-1 1-1 -1-1 1-1 -1 1 1-1 1-1 1 1 1-1 1-1 -1-1 3-1 1-1 1-1 -1-1 1-1 -1-1 1-1 -1 1 1-1 1-1 1 1 1-1 1 5-3 -3-1 -1 1-1 1-1 -1-1 1-1 -1-1 1-1 -1 1 1-1 1-1 1 1 1 7-9 3-1 1-1 -1 1-1 1-1 -1-1 1-1 -1-1 1-1 -1 1 1-1 1-1 1 1-3 -3 5 1 1 1-1 -1 1-1 1-1 -1-1 1-1 -1-1 1-1 -1 1 1-1 1-1 1 3-1 -1-1 -1 1 1-1 -1 1-1 1-1 -1-1 1-1 -1-1 1-1 -1 1 1-1 1-1 -3-3 1 5 1-1 1 1-1 -1 1-1 1-1 -1-1 1-1 -1-1 1-1 -1 1 1-1 1 3-5 3-1 1 1-1 1 1-1 -1 1-1 1-1 -1-1 1-1 -1-1 1-1 -1 1 1-1 -3 1 1 1 1 1 1-1 1 1-1 -1 1-1 1-1 -1-1 1-1 -1-1 1-1 -1 1 1 3-5 -1 3-1 1 1 1-1 1 1-1 -1 1-1 1-1 -1-1 1-1 -1-1 1-1 -1 1-7 1 9-3 1-1 1 1 1-1 1 1-1 -1 1-1 1-1 -1-1 1-1 -1-1 1-1 -1-1 -5 3 3 1 1-1 1 1 1-1 1 1-1 -1 1-1 1-1 -1-1 1-1 -1-1 1-1 1 1-3 1 1 1 1-1 1 1 1-1 1 1-1 -1 1-1 1-1 -1-1 1-1 -1-1 1 3-5 3-1 -1 1 1 1-1 1 1 1-1 1 1-1 -1 1-1 1-1 -1-1 1-1 -1-1 -15 5 5 5 1-1 1 1 1-1 1 1 1-1 1 1-1 -1 1-1 1-1 -1-1 1-1 -1 3 3-1 -5-1 1-1 1 1 1-1 1 1 1-1 1 1-1 -1 1-1 1-1 -1-1 1-1 1 1 1-3 1-1 1-1 1 1 1-1 1 1 1-1 1 1-1 -1 1-1 1-1 -1-1 1-1 -5 3 3 1 1-1 1-1 1 1 1-1 1 1 1-1 1 1-1 -1 1-1 1-1 -1-1 -7 9-3 1-1 1 1-1 1-1 1 1 1-1 1 1 1-1 1 1-1 -1 1-1 1-1 -1 3 3-5 -1-1 -1 1 1-1 1-1 1 1 1-1 1 1 1-1 1 1-1 -1 1-1 1-1 -3 1 1 1 1-1 -1 1 1-1 1-1 1 1 1-1 1 1 1-1 1 1-1 -1 1-1 1 3 3-1 -5-1 1-1 -1 1 1-1 1-1 1 1 1-1 1 1 1-1 1 1-1 -1 1-1 -3 5-3 1 Tabel 6. Tabellen viser outputtet af sliding correlator når inputtet er kasamikoden for adresse 00 De gule pladser er med ikkeinverteret kasamikode, dvs. de 15 chips har bitværdien 1 De grønne pladser er med inverteret kasamikode, dvs. de 15 chips har bitværdien -1 Koden med adressen 00 bliver identificeret når den kommer inden for linjerne, og derfor vil filteret give et maksimalt udslag. De andre koder vil maksimalt give et udslag på 9, og derfor skal grænseværdien der identificere peakværdien ligge over dette niveau. I sliding correlator, bliver adressen af kasamikoden først sorteret fra, hvorefter de tilhørende koefficienter kan bruges i sliding correlatoren, hvor de er ganget sammen med det resterende amplitudeafhængige signal fra summationspunktet. Der detekteres om det resulterende signal har bitværdien +1 eller -1 og placeres i en pakke der skal hentes af FIFO en. Grænsen for signalets bidrag bliver undersøgt løbende vha. en grænseværdi, der fratrækkes eller tillægges signalets størrelse til, at detektere om signalet kan medtages som +1 eller -1. Pakken til afhentning skal være 42