1KAPITEL Detter dokument er kun til intern brug og klassificeret som strengt fortroligt. Forfatteren tager forbehold for alle fejl og mangler. Kapitel 4 side 28 Kommentar:Statisk RAM gør brug af D-flip-flops som hukommelsesceller. De er meget hurtige med en accestime på typisk nogle få ns. Informationen holdes så længe der er strøm på systemet. Dynamisk RAM gør brug af en kapacitet som hukommelseskomponent, med en transistor til at stå for op og afladning af denne. Der skal bruges væsentligt færre komponenter pr. hukommelsescelle. Der kan derfor være flere hukommelsesceller pr areal i dynamisk RAM. Ulempen er dog, at der skal bruges eksterne komponenter til en gang imellem at genopfriske spændingsniveauer, pga afladning gennem transistorens lækstrøm. Desuden er de en del langsommere end statisk RAM. Kommentar:Flash Memory er en type EEPROM, og kan således slettes og programmeres elektrisk. Har en meget lille accestime og anvendes typisk i kameraer eller lign. side 30 Kommentar: Vektorerne i vektortabellen er ikke absolutte adresser men pointere til de adresser, hvor interruptrutinerne ligger. Disse er implementeret med et jmp(unconditional branch) og et nop(no operation). Disse to assembler instruktioner fylder tilsammen 4 byte-et longword, hvilket opfylder formatet på vektorerne som dete er defineret i Clements. Fejl i teksten: Der står at acia en indeholder 2 registre-dette er naturligvis ikke sandt. Der er to kontrolregistre(kontrol og status) og to dataregistre. side 33 Fejl i teksten: Den næstsidste linie i tabel 4.2 skal være Supervisor Program i stedet for supervisor data. CPU space er også den kode, der vil være på benene, når CPU en servicerer interrupts, og bruges derfor til at afgøre, hvornår der skal afgives et interrupt acknowlede (IACK) signal. side 34 Fejl i tekst: Følgende er korrekt i modsætning til tekst i rapport: Når HALT sættes negeres alle kontrolsignaler undtagen Function Code. Alle Tri-state udgange drives i Høj-impedans tilstand. Kommentar: 8 M-words svarer til words eller words. Da databussen er et word bred, kan der altså adresseres unikke word-adresser i memory. side 34 1
KAPITEL 1. INTERNE NOTER Kommentar: Når der tales om, at DTACK skal være sat under hele dataoverførslen refereres der ikke til hele den asynkrone read el. write sekvens, men kun den del, hvor der rent faktisk udveksles data mellem CPU og perifær enhed. Se også flow-protokollerne i Clements. side 36 Kommentar: AS medtages, når function code benene FC0-FC2 og interruptmasken dekodes til IACK signaler. Dette gøres for at sikre at ouputtene på disse ben er gyldige (stabiliserede), hvilket de er på det tidspunkt i en bus-cycle, hvor AS sættes. Kommentar: Pulsbredderne opgivet i USER MANUAL er hhv. min. og maks. værdier, når CPU en opereres med en 8 MHz clock. Der er altså tale om en tolerance på pulsbredden, der skal overholdes, for at M68k opfører sig pænt. Umiddelbart overholdes disse værdier ikke, hvis man sammenligner direkte med de værdier, der er opgivet for dutycyclen 1 for den valgt clock. Disse værdier er dog målt ved forskellige værdier for logisk høj spænding, så med lidt manipulation er den god nok!!! side 37-38 Kommentar: Minimumsværdier for pull-up modstande beregnes ud fra den situation, hvor HALT og RESET fungerer som udgange på CPU en, og således skal kunne trække linien lav. Maksimumværdierne beregnes ud fra den situation, hvor signalerne er indgange på CPU en, og TL7705 kredsen således skal kunne trække linien lav. Der udregnes ingen Maks-værdi for HALT modstanden, da denne er forbundet til den samme (RST) udgang på TL7705 og således vil have samme værdi. Kommentar:Det er ikke meningen at HALT og RESET skal kunne bruges som udgange i dette design-ingen eksterne kredse ønskes resat af CPU en. Skulle det alligevel forekomme at CPU en sætter disse signaler(en fejl i noget programkode eller lign.), er det vigtigt at CPU en ikke kan brænde RST udgangen af på TL7705 kredsen, ved at forsøge at drive den. Derfor indsættes dioderne, der vil spærre ved en logisk lav værdi på linien. Samtidig tages, der højde for den udefinerede spænding, der vil ligge på RST udgangen (et sted mellem 0 og 5 volt), når kontakten ikke er sluttet. side 41 Fejl i tekst: CPU en genererer ikke selv et VPA!! Dette er en indgang på CPU en-signalet genereres vha. ekstern logik-nærmere bestemt IRQ-håndtering. side 42 Kommentar: DTR-kontrol signalet omtalt her er blot et af mange RS232-kontrolsignaler, der er defineret i RS232C standarden. De fleste af disse har deres oprindelse i standardens oprindelige anvendelsesområde, nemlig forbindelse mellem computer og modem. De har giver derfor ikke megen mening at anvende her. I ACIAUSER anvendes CTS og RTS, en standard løsning er at anvende et såkaldt null-modem kabel som beskrevet i Clements. 1 Den tid, i en periode, hvor et firkantsignal er på sit aktive niveau. 2
Fejl i tekst: R1OUT skal erstattes med R1IN. R står for recieve og er altså et signal, der modtages(in) på RS232 niveau, og skal konverteres til TTL-niveau. Desuden er det glemt at CTS og RTS bør forbindes til hinanden, således at Request To Send altid besvares med Clear To Send. Dette er vist ikke gjort(ups!) men virker alligevel, da CTS jo er aktivt lav og således under normale forhold vil være sat hvis ikke forbundes. Men det er ikke god værkstedshumor!! side 50-51 kommentar: IDReg er ændret fra 32-bit til 16-bit i koden, pga problemer med håndtering af et longword ved diverse operationer. Dette medfører at systemet nu kun kan tildele unikke id er i ca. 18 timer (Regn selv efter hvis du gider!!). Det gode svar er dog at der alligevel vil skulle implementeres noget vildere header information i en videreudvikling. side 54 Kommentar: IRQ-håndteringen kan sende VPA signalet og samtidig overholde timingkravene til dette signal på følgende vis: PEEL-kredsen er opgivet til at, der går maks. 10 ns fra et signal optræder som input, til det tilhørende output kan aflæses på udgangen 2. side 55 Fejl i tekst: Knap-modulet skal også sende et IRQ signal, dette punkt er vist glemt!! side 56 Fejl i Tekst: Indikeringen af en afbrudt forbindelse er ikke implementeret i Hardware!! Den situation vi refererer til er når stikkket ikke sidder ordentligt i. I denne situation vil der, med mindre lynet slår ned, ligge 0 V på CTS benet. Dette niveau er ikke defineret i RS232. Der kan derfor ikke rigtig siges noget om, hvilken spænding, dette vil medføre på ACIA-kredsens CTS indgang. For at opnå en logisk høj TTL spænding (min 2,4 V) her (og dermed indikation af afbrydelse) skal der ligge en spænding mellem -3 og -15 volt ude ved stikket. Det eneste vi kan bruge CTS til er, at detektere, hvorvidt PC en ikke sender dette signal og dermed af uransagelige årsager ikke gider snakke med vores diktafon. ØVØVØVØV!!! side 57 "!$# &%('*). Fejl i tekst: De 60 dba er et lydtryk, og lydtryk måles altid i RMS. Der skal altså stå side 63 Fejl på Figur: And-gaten på figur 67 laves i den PEEL, der også indeholder IRQ ENABLE. Kommentar: Det er ikke helt klart beskrevet, hvorledes de forskellige IACK og IRQ signaler anvendes. -Formålet med IRQ signaler skulle være velkendt. -Formålet med IACK signaler er at fortælle den interrupt ene enhed, at dens bønner omsider er blevet hørt af de højere magter, og den nu venligst bedes fjerne sit IRQ signal, så det ikke 2 Dette gælder kun hvis der er tale om et non-registered output og der altså ikke gøres brug af peelens indbyggede flip-flops. 3
KAPITEL 1. INTERNE NOTER blokerer for at lavere IRQ efter at interruptrutinen er afviklet. Nogle af enhederne fjerner dog selv IRQ-signalet og behøver derfor ikke modtage et IACK. IACK1-Knapmodul Dette modul inkluderer en statemachine, der selv sørger for at fjerne IRQsignalet. Dette sker når der hoppes tilbage til state 0, (se side 66). IACK1 forbindes derfor ikke. IACK2-Display Dette signal forbindes til PEEL-kredsen UR-og Display. Denne kreds inkluderer en logisk operation, der fjerner IRQ-signalet, når der modtages et IACK2 IACK3 Ur Dette ben forbindes til samme kreds som ovenfor. IACK4 ACIAUSER Denne udgang forbindes ikke. ACIA kredsen sætter kun IRQ signalet, når dens TDR register er tomt, og den vil have mere data at sende. Dette besvares ved at interruptrutinen afvikles og der ligges data i dette register. Enheden fjerner derpå IRQ signalet indtil den er færdig med at smide dataen på transmissionslinien. Dette tager,+.- /10, hvorefter, der igen kommer et IRQ, medmindre dette er slået fra i IRQ-ENABLE, hvorefter der naturligvis heller ikke er brug for et IACK IACK5 ADC Denne udgang forbindes ikke. AD-konverteren har et indbygget IRQ signal (INT), der sættes, når dataen er latchet på databussen. Det fjernes automatisk igen når RD går høj. IACK6 DAC Denne enhed afgiver ikke selv noget IRQ signal. Dette genereres i IRQ-ENABLE modulet. Hvis systemet er i play-mode, laver dette modul et IRQ6 signal, der kommer med en frekvens på 8 khz. IACK6 forbindes derfor til denne kreds, der så fjerner dette IRQsignal, hvis der modtages et IACK. side 64 Kommentar: Når der skal implementeres three-state udgange i en PEEL 22CV10A anvendes et.oe (Output Enable) suffix når udgangens type defineres. Der sidder så en three-state-buffer i udgangen. Er bufferen enablet drives de logisk høje eller lave værdier på busssen. Disables bufferen er linien afbrudt-der er ingen forbindelse ud på benet. På denne måder vil begge kredse kigge ind i en meget høj impedans (en afbrydelse), deraf navnet på det tredje state: High Z, og kan således ikke drive bussen. Dette princip er generelt, når der tales om three-state udgange (fx M68k s data og adressebus), bortset fra at det her er indbygget i M68k i hvilke situationer bestemte udgange skal sættes i High-Z state. High-Z er det samme som at floate udgange, bare et andet ord. Kommentar: Når der tales om en prioriteret dekoder/enkoder menes, der at hvis to signaler kommer samtidigt afvikles det højst prioriterede signal. Med samtidighed menes det tidsrum det tager for en indgang på kredsen at stabilisere sig-typisk nogle få ns. Dermed kan det i dette tilfælde også i praksis udelukkes at sådanne situationer skulle forekomme, da ingen vist er så vaks på fingrene. I dette tilfælde anvendes to enkodere, hvor den ene skal disable den anden, hvis den har fået et input. Dette tager 11 ns, som omtalt i teksten. Hermed er der altså et hul på 11 ns-men ja det er ok! side 67 Kommentar: Der gættes på, at der går mellem en halv og en hel K-RATE periode førend data, bliver aflæst af CPU en. Dette gæt er baseret på den antagelse, at interruptrutinerne fra de højere prioriterede interrupts ikke tager længere tid end, at der vil være tid minimum en gang pr. millisekund (Frekvenses for K-RATE er 1 khz) til at opdatere knapper. Dermed er det kun K-RATEN, 4
der afgør hvornår knapperne bliver aflæst. Sådan som statemaskinen, der styrer knapmodulets IRQ er lavet kan data aflæses på den faldende flanke af K-RATE signalet. Heraf gættet på mellem en halv og en hel K-RATE. side 68 Kommentar: De 10 ns forsinkelse, der opnåes ved at køre signalet igennem en PEEL, er opgivet som en maks-værdi i databladet for PEEL 22CV10A!! Ja dette er ikke god design etik, men det kunne konstateres, at skidtet virkede selv uden denne forsinkelse. Det graver de forhåbentlig ikke så meget i... side 69 Kommentar: Displayet indeholder en række registre, to af disse kan som beskrevet i teksten tilgåes direkte af CPU en, nemlig IR og DR. Førstnævnte bruges til diveres opsætninger, mens sidstnævnte bruges til dataudveksling mellem CPU og Display. De 8 bit i DR er dog íkke nok til at indeholde de 64 8-bit ASCII karakterer, der kan stå i displayet. Til dette formål er der to andre registre. DDRAM indeholder alm. ASCII karakterer, mens CG-RAM (Character Generator) indeholder egne definerede tegn symboler mv. Auto increment mode betyder, at en intern pointer hele tiden peger på den næste plads i displayet. Eksempel: Under initialiseringen skriver vi2 til displayet, for at skrive ingen ting på den første plads på linie 1. (omtalt som 1. digit i tekst). Det øverste bit er sat, for at indikere, at den interne pointer skal opdateres, og adressen den skal pege på er2 (de sidste 7 bit ikke sat). side 72 Fejl i tekst: Her er det igen det samme problem alt det der indikering af afbrydelse er som før beskrevet ikke implementeret i Hardware og kan ikke umiddelbart blive det. side 77 Kommentar: En fordobling af afstanden 6,25 cm giver 12,5 cm og ikke 12,3!!! side 78 Kommentar: Den indre FET, er en FET-transistor, der sidder inde i mikrofonen for at lave en spændingsforstærkning, da signalet fra transduceren ikke har ret meget niveau sandsynligvis nogle får nanovolt. Kommentar: Den første buffer, kan synes unødvendig, da den næste komponent også er en oprationsforstærker. Her sidder dog også nogle komponenter i tilbagekoblingen og hist og pist. Derfor indsættes den første buffer, så er det i hvert faldt nemt at overskue hvilken belastning mikrofonen udsætttes for. Fejl i tekst: Der står at RD er et signal-det er naturligvis en indgang på ADC kredsen således som det også er beskrevet i teksten. Kommentar: Henvisningen til afsnit 6.9 er lidt søgt! her findes ingen gennemgang af chipselectet, blot de logiske udtryk, der skal implementeres i PEEL en. 5
KAPITEL 1. INTERNE NOTER Kommentar: Som det ganske rigtigt står skal M68k sættes op til at læse fra den adresse, hvor ADC en ligger. Man skal jo så lige være opmærksom på, at skrives, der til denne adresse skrives der i IRQ-ENABLE registeret som beskrevet under designet af dette. Kommentar: Det er måske lidt søgt at anvende 130 ns som346575 istedet for de 120, der er opgivet ved 8:9;< =?>(@, blot fordi belastningen er 20 pf istedet for (databladsværdi for M68k), men nå ja det giver jo blot en større margen. Men vigtigst af alt er denne forsinkelse ikke implementeret!! Hex-inverteren er simpelthen ikke sat på og skidtet fungerer fint alligevel (manglende kommunikation mellem de involverede parter!). Dette er der dog sandsynligvis ingen der opdager! Hvis man satte den på skulle det i hvert fald også fungere. Det eneste man så skal være opmærksom på at, DTACK signalet kommer lidt sent i forhold til AS, og M68k, der er en tålmodig fætter, indsætter så waitstate i dens buscyklus indtil den endelig får order to go til at læse. Dette skulle der ikke være nogle komplikationer i, men det er jo ikke forsøgt i praksis så...you never know. Fejl i figur: Modstanden Rd på figur 7.12 skal flyttes hen mellem +-indgangen og stel på den første op-amp. På denne måde stabiliseres signalet fra DA-konverteren. Disse to komponenter sidder jo ikke på samme print og er altså forbundet med et kabel, så der skal lige tages højde for eventuelle udsving i denne forbindelse side 86 Kommentar: Den maksimale forstærkning er 4x eller 12 db fra 2,5 Volt ind til de maksimalt 9,5 Volt, der kan ligge på udgangen af transistoren uden at den klipper signalet. side 87 Kommentar: Der stilles sådant set krav om, at dataen skal holdes i alt 145 ns fra WR går lav til 10 ns efter, at den er gået høj. De 135 er data setup time, men dataen latches på den opadgående flanke af WR, hvilket kredsen altså skal bruge 10 ns til. At dataen latches på den opadgående flanke gør også at inputtet kan nå at stabilisere sig førend DAC latcher det ind. Kommentar: Lige en uddybning af figur 7.13: Pga af operationsforstærkeren, der indsættes på udgangen af DAC en inverteres signalet. For at modvirke dette inverteres indgangssignalet så også vha. en voltage converter. Operationsforstærkeren i udgangen er anbefalet i databladet(man skal!). For det første kan man så levere noget mere strøm til det efterfølgende kredsløb. Dernæst er det et krav i databladet at der kobles tilbage til RFB indgangen. Dette har noget at gøre med at der skal kompenseres for de pludselig udsving i strømmen der løber internt i DAC ens R2-R ladder. Dette sker, når de forskellige modstande kobles ind og ud under konverteringen. Det skal bemærkes at ben 6 og 2 er internt forbundet. 6