DNU seminar Stavanger Maj Søren Jul Christiansen Signal Integrity Manager

Transkript

1 DNU seminar Stavanger Maj 2017 Søren Jul Christiansen Signal Integrity Manager

2 Bring your own design

3 Mål med ERC / SRC simulering Få den højeste kvalitet af digitale signaler på et layout med mindst mulig forbrug af tid Fullscale SI analyse tager tid og kræfter ERC er hurtig screening af PCB layout i forhold til SI relaterede udfordringer Impedans mismatch Krydstale / kobling mellem baner Skift af referencelag Resultater præsenteret så de nemt kan bruges til at rette PCB layout til SRC er hurtig screening af om impedans mismatch og kobling mellem baner betyder noget Refleksionssimulering uden IBIS modeller Krydstalesimulering uden IBIS modeller Beregning af SI metrics tal der beskriver performance 3

4 Forberedelse af design Varenumre fra diagram til Sigrity er en fordel Sørg for at overføre varenumre via Part_Number evt. med oversættelse i allegro.cfg Ret stackup til i PCB Editor Omdøb materialer i PCB Editor med navnene copper og FR4 Copper og FR4 er materialer defineret i Sigrity med elektriske og termiske egenskaber 4

5 Oversættelse Ved åbning af brd filer oversættes de automatisk Translator setting tilgåes via knappen her 5

6 Opsætning af design - workflows Sigrity bruger worksflows til at hjælpe med opsætning af design til simulering Indeholder de ting der skal sættes op for at køre en simulering Forskellige simuleringer kræver forskellige opsætninger Vælg ERC Tace Imp/Cpl/Ref Check workflow Vælg Load Layout file Peg på den medbragte brd fil med tilrettet stackup Efter endt indlæsning skifter workflowet nogle gange til et andet, skift bare tilbage til ERC igen Vælg Check Stackup for at rette stackup til 6

7 Opsætning af design Stack Up Ændr Material kolonnen til copper og FR4, samt Fill-in Dielectric til FR4 på fanen Stack Up Vælg fanen Padstack og ændr Material til copper for alle padstacks Find via padstacks, marker dem og ret plating thickness Ændres plating thickness ikke, antages udfyldte via 7

8 Opsætning NetGroups Slå ERC-Trace Check til Der kan bladres mellem forskellige workflows, men der køres kun den simulering der er slået til Opsæt herefter NetGroups Ikke en nødvendighed men giver flere forskellige resultatvisninger Wizard-drevet opsætning Opsætning af TX kreds(e) Opsætning af RX kreds(e) Opsætning af pwr/gnd net Opsætning af seriekomponenter Opsætning af brugerdefinerede grupper Review af opsætninger Opdel dem gerne i de interfaces de indgår i Byte lanes Adressebusser Osv. 8

9 Opsætning - ERC Sim Options Filtrering af hvad der skal medregnes i simuleringen Mindre Coupling og Rise Time giver flere koblede elementer og længere simuleringstid Er NetGroups defineret er det en god ide at slå check by NetGroup til Giver adgang til flere og mere detaljerede resultater Skal CoPlanar traces regnes med kan simuleringstiden godt blive noget længere

10 Opsætning Save and Start Simulation Save File with Error Check Tjek derefter Output vindue for warnings og errors Trace without reference Short Circuits Løs evt. warning og errors Special void settings Start nu simuleringen 10

11 ERC - Resultater Tabelbaserede resultater Impedance, coupling og reference summary og detailed Impedance og coupling layout overlay results Gode til at finde diskontinuiteter og uønsket kobling Impedance, coupling og reference collapsed/expanded plots Hurtige at overskue uden at skulle bladre lag igennem 11

12 SRC Opsætning workflow Skift til SRC - SI Metrics Check Sæt hak ved Enable SI Metrics Check Mode Layout fil er allerede åbnet Stackup er allerede ordnet NetGroups er et krav her er allerede ordnet Hop direkte til Set up Models og Simulation Options er det eneste der skal defineres 12

13 SRC Opsætning af modeller SRC kræver ingen modeller, de genereres på baggrund af rise time og output/input impedans Giver tx, rx, next og fext 13

14 SRC Opsætning af modeller Følg wizard til at generere modeller for enable nets eller netgroups 14

15 SRC Opsætning af Sim Options Opdelt i 3 (4) forskellige levels Refleksion, refleksion+kobling, refleksion+kobling+sso Coupling og Rise Time filtrerer i kobling mellem elementer Brug gerne samme opsætning som i ERC for at få samme udgangspunkt Sim Time styrer hvor mange pulser der simuleres Sørg for at få et par stykker Transient time Step styrer opløsning af simuleringen Juster til efter hvor mange punkter man ønsker over et skifte 15

16 SRC Kør og review resultater 16

17 Testcase 17

18 Åbn OrCAD Sigrity ERC Åbn PCB Editor og vælg licensen OrCAD Sigrity ERC 18

19 Åbn design i OrCAD Sigrity ERC Fra menuen vælg file -> Open Vælg filen layout_172.brd i folderen C:\eif_messe\byod\ 19

20 Opsætning af indstillinger for oversættelse Vælg Analyze -> ERC SRC fra menuen for at starte oversættelsen til OrCAD Sigrity ERC Inden oversættelse tjek at indstillinger er korrekte klik på Preferences 20

21 Opsætning af instillinger for oversættelse Udfyld SPDIF (oversætteren) indstillinger som vist her og klik OK Klik herefter OK i Xnet Swelection vinduet for at oversætte designet 21

22 Oversat design 22

23 Opsætning af stackup data Vælg ERC Trace Imp/Cpl/Ref Check workflow Vælg Check Stackup fra Workflow 23

24 Ændr materialer i stackup Ændr Material kolonnen til cobber for ledende lag og dielektricitetslag til materialet FR4 Ændr kolonnen Fill-in Dielectric til materialet FR4 24

25 Ændr materialet for Pad Stacks Vælg fanen Pad Stack Marker alle pad stacks ved at klikke på en og derefter ctrl+a Skift derefter materialet til cobber Afslut med at trykke på OK 25

26 Opsætning af Net Groups Vælg Optional: Set up Ananlysis Net Groups i workflow manager Følg flow for opsætning af net groups Vælg TX komponent Vælg RX komponenter Tjek opsætning af power net Tjek opsætningen af hver enkelt net for TX og RX og evt. serietermineringer Tjek net groups for elementer 26

27 Vælg TX komponent Find komponent i listen eller brug filter (1) Sæt hak ved komponenten (2) Klik på Next (3) 27

28 Find RX komponenter Listen er allerede filtreret med komponenter der er forbundet til TX komponent Sæt hak ved en eller flere komponenter (1) Klik på Next (2) 28

29 Tjek opsætning af power net Gå listen af net igennem og tjek om nets er klassificeret korrekt Net kan ændres ved at højreklikke på et net Klik på Next når opsætningen er færdig 29

30 Tjek opsætningen af net med TX og RX komponenter Tjek at net er defineret korrekt og knyt dem evt. til at interface 30

31 Konfigurer simulerings egenskaber Ret egenskaber for simulering til så de matcher vinduet her Coupling 2% Coupling Coefficient 50ps Check by NetGroup Detect and model the coplanar traces 31

32 Gem og kør simulering Gem filen Sæt hak ved Error Checking Kør simulering og vent på resultater Efter endt simulering er resultaterne tilgængelige i workflowet Net Based Tables/Plots Net Group Based Tables/Plots Inddelt efter Impedans og kobling 32

33 Review af impedans resultater Collapsed impedance plot viser hvad impedansen er for baner i et interface i et simpelt og overskueligt plot Expanded impedance plot viser hvor på banen der er impedans mismatch Impedance layout overlay viser impedans overlejret på layoutet hvor der er impedans mismatch på det enkelte lag 33

34 Review af kobling resultater Expanded coupling plot viser hvor på banerne der er høj kobling Coupling layout overlay viser hvor på de enkelte lag der er høj kobling 34

35 Opsætning til SRC simulering Start med at skifte til SRC SI Metrics Check (Ideal P/G) Sæt derefter hak ved Enable SI Metrics Check Mode Følg herefter workflow Net Group opsætning kan evt. springes over da de allerede er sat op 35

36 Opsætning af modeller Vælg Set up Models fra workflow Vælg hvilke net der skal sættes modeller op for Sæt modelspecifikationer Spændingsniveau for signalet Udgangsimpedans Terminering Stige- og faldetider Periodetid 36

37 Enable nets til simulering Sæt hak ved det net grupper / nets der ønskes simuleret For at komme hurtigere igennem simulering kan man nøjes med nogle af signalerne 37

38 Definer modelparametre Angives for single-ended og differentielle signaler pr. net group Driver udgangsimpedans Spændingsniveau for lav Spændingsniveau for høj Rise/fall time Duty cycle Periodetid Terminering for aktiv kreds Terminering for standby kreds Addrcmd signaler defineres rx_term til 1e6 Data signaler defineres rx_term til 40 (ODT værdi) 38

39 Konfigurer simuleringsegenskaber Level-1 er kun reflektionssimulering ingen krydstale Level-2 er reflektionssimulering inklusiv krydstale Timestep, filtrering og total simuleringstid defineres her Sæt indstillinger så de passer til applikationen 39

40 Gem og kør simulering Gem filen Sæt hak ved Shape Processing Sæt hak ved Error Checking Kør simulering og vent på resultater Efter endt simulering vises resultaterne Kurver for Rx, Tx, NEXT og FEXT 40

41 Review resultater 41