Analyse og simulering Anders M. Pedersen, Nordcad Systems A/S

Transkript

1 Analyse og simulering Anders M. Pedersen, Nordcad Systems A/S

2 Program for sessionen PSpice nyheder Mathworks samarbejde Plotting MATLAB funktioner i PSpice DMI Template Code Generator Opret skalkode til at implementere C/C++ model i PSpice Demonstration: MATLAB visualisering Visning af forskellige plot muligheder med PSpice-MATLAB Hardware in the loop Fuld demonstration af opsætning til hardware-in-the-loop med PSpice 2

3 MATLAB PSpice - MATLAB analyse og visualiseringskapabilitet tilgængelig i QIR1 Muliggør eksportering af probedata fra PSpice Efterbehandling i MATLAB MATLAB funktioner i PSpice simulering MATLAB funktioner i PSpice measurements Leading developer of mathematical computing software Leading provider of EDA and semiconductor IP 3

4 MATLAB 4

5 Brugerflow: Se PSpice resultater i MATLAB Eksporter traces fra Probe Window Kør MATLAB kommando for visning af plot Anvend egne scripts Tilpas plots i MATLAB 5

6 Eks. Plot multiple B-H loops Eksporter probedata til MATLAB for at bearbejde B-H plots 6

7 MATLAB DC Sweep plotting 7

8 PSpice Measurement evaulation Inkluder MATLAB funktioner i measurements Evaluer MATLAB funktioner i PSpice Anvend MATLAB funktioner i simuleringer Inkluder MATLAB funktioner i controlled sources 8

9 Hvilke muligheder er der med det nye samarbejde? MATLAB funktioner i PSpice projektet Anvend MATLAB i PSpice measurements Brug MATLAB filterfunktioner i PSpice MATLAB Anvend MATLABs visualiseringsmotor til at efterarbejde PSpice data 9

10 MATLAB opsummering Den nye MATLAB integration muliggør en udvidelse af de eksisterende plotmuligheder i PSpice Lav polære plots Plot B-H loops Efterbehandling af data Anvend MATLAB genereret filter som blok i PSpice Udregn MATLAB funktioner i PSpice Kort sagt, så åbner dette flow op for iterativt at arbejde med systemblokke i implementering 10

11 Hardware in the loop Simuler hardware in the loop med PSpice og eg. et Arduinoboard Opsat med: DMI Template Code Generator i Model Editor Visual Studio 2013 Community Arduino IDE 11

12 Hardware in the loop PSpice Model Editor: Model Plug-in Code Brugerkode C/C++/SystemC 12

13 PSpice Hardware in the loop Hardwareopstilling for HIL demo Seriel kommunikation over COM4 Arduino sender sensordata til PSpice når simuleringen startes LED overfor photoresistor Termisk Sensor Tiltsensor Analoge pins Digitale pins 13

14 Arbejd med fx et Arduinoboard som en blok i Capture Simuler sensordata i realtime og få resultatet vist i Probe Window Flyt proben rundt under simulering for at se data fra de tilsluttede sensorer Tilføj Arduino med sensorer som enhed 14

15 Andre PSpice tilføjelser Andre tilføjelser: HTML Report Edit PSpice Model Nye delay funktioner for ABM 15

16 Nyhederne for PSpice i Release MATLAB PSpice funktionalitet Plot probedata i MATLAB PSpice measurements MATLAB funktioner i PSpice DMI Template Code Generator PSpice opsummering Skalkode oprettes automatisk, kun brugerens egen kode skal implementeres Hardware-in-the-loop HTML Report Edit PSpice Model 16

17 Sigrity nyheder Søren Jul Christiansen, Nordcad Systems A/S

18 ERC / SRC Stadig den smarteste måde at screene PCB layout på for SI relaterede udfordringer ERC baserede SI tjeks analyserer hver enkelt banesegment i henhold til geometriske forhold der har indflydelse på SI herunder: Reference for banesegment Impedans for banesegment baseret på referencelag Kobling for banesegment baseret på referencelag Kræver et minimum af opsætninger, men giver resultater, der er nemme at bruge til at arbejde videre fra Forbedret med cross-probe mellem PCB Editor og Sigrity Selektik oversættelse for rettelse on-the-fly 21

19 ERC impedans- og koblingsanalyse 1 Layout view shows same trace impedance 2 but reference planes are not ideal 3 ERC s reference-aware impedance shows reference discontinuities 4 ERC s reference-aware coupling shows increased couplings 22

20 DDR interface implementering Implementering af DDR3 og 4 interfaces er ofte en udfordring Lave signalniveauer, hidsig timing og mange signaler der skifter på samme tidspunkt Impedans mismatch og krydstale kan løses med simuleringer med idéelle forsyninger ERC kombineret med SRC giver et godt udgangspunkt Simulering med IBIS modeller giver mere nøjagtigt billede af refleksionsstøj og krydstale Timing verifikation kræver simulering med ikke idéelle forsyninger SSN effekter skal indregnes i timing Kræver ekstraktion af signaler og forsyninger S-parameter modeller er frekvensdomænemodeller Komplekse modeller med mange porte giver ofte problemer i tidsdomænet med hensyn til kausalitet Simulerer ikke så hurtigt i tidsdomænet som spice-like modeller 23

21 SystemSI DDR simulering SystemSI systemsimulering af DDR interface SystemSI layoutorienteret simulering af DDR interface Ekstraktion af PCB model fra et PCB layout Konverter S-parameter model til spice ækvivalent med BBS Ekstraktion af PCB model fra et PCB layout med SPEED2000 Knyt PCB model til simuleringblok Knyt PCB model til simuleringblok Færdiggør blokdiagram med modeller Færdiggør blokdiagram med modeller Kør simulering med FTDT simulator i tidsdomænet Kør simulering med spice-like simulator i tidsdomænet Kør post-processering af resultater Kør post-processering af resultater 24

22 SystemSI FTDT simulation Med SPEED2000 integration i SystemSI kan DDR3 og 4 verifikation klares uden S-parametre FDTD-direct (Finite Difference Time Domain) ekstraktion Spice-like models Ekstraktion sker on-the-fly så det er ikke nødvendigt med ekstraktion og konvertering på forhånd Hurtigt skift mellem analyser med eller uden idéelle forsyninger Direkte adgang til layout for what-if analyser Konvergens- og stabilitetsproblemer der hæfter sig til S-parametre undgås 25

23 DDR4 simulering SystemSI simulering af DDR interface med Speed2000 FTDT ekstraktion Level 1 Reflektionssimulering Level 2 Reflektionssimulering med kobling Level 3 Reflektionssimulering med kobling og power (FTDT) 26

24 Opsummering af DDR simulering Med FTDT simulering i SystemSI løses mange af de udfordringer, der er med verifikation af DDR interfaces Layout baseret der giver mulighed for what-if analyser Ingen komplekse S-parametermodeller med hundredvis af porte Ingen konvertering af S-parametre i BBS SystemSI giver mulighed for at generere sign-off rapporter på DDR interfaces Beregner selv de-rating på DDR3 Beregner statistiske resultater for kanalsimulering af DDR4 signaler 27

25 Ekstraktion med 3DEM vinder mere ind Serial link simulering Anvendes ved multi-gigabit designs med over 10Gbs Anvendes ved komplicerede design strukturer såsom længdetilpasninger, skift mellem lag og back-drilled vias Sigrity har to solvere til ekstraktion af modeller til simulering af serielle links 3DEM som er præcis, tidskrævende og kræver hardware i den højere ende af skalaen Hybrid-Solver som er hurtig, kan køre på en alm. arbejdsstation, men er ikke så præcis ved højere frekvenser Green: PowerSI-3DEM Orange: PowerSI-Hybrid 28

26 Serial link simulering Cadence har derfor introduceret et Cut-Stitch metodik der udnytter det bedste fra begge solvere Anvender 3DEM til komplekse strukturer og Hybrid-solver til resterende elementer Der er op til 10x hurtigere 29

27 Opsummering af Cut-Stitch flow Med højere hastigheder og mere komplekse designs er bliver modelekstraktion i 3D en nødvendighed Sign-off ved høje hastigheder kræver nøjagtigheden fra 3D ekstraktion Under udvikling er det en stor fordel af have adgang til nøjagtige modeller der kan genereres hurtigt Med op til 10x hurtigere ekstraktion af præcise modeller gives der mulighed for at køre mange analyse undervejs 30

28 Nordcad din sparringspartner! Opsætning af contraint Få styr på hvor strømmen løber Avanceret SI simulering Cost optimering af dine afkoblinger Performance optimering 31