Journal JTAG: Udarbejde af: Benjamin Grydehøj I samarbejde med PDA Projektgruppen. Elektronikteknologafdelingen på Erhvervsakademi Fyn.

Transkript

1 Journal JTAG: Udarbejde af: Benjamin Grydehøj I samarbejde med PDA Projektgruppen Elektronikteknologafdelingen på Erhvervsakademi Fyn.

2 Journal JTAG Xilinx XC Generel beskrivelse af JTAG: JTAG: I 985 blev der oprette en projektgruppe beståen af Europæiske elektronik firmaer, der satte sig for at udvikle en standart, for programmerbart hardware som var styret af software, og kunne programmeres i eksistere kredsløb. Fem år sener var der udviklet en færdig standart af projektgruppen. Der blev kaldt Joint Test Action Group også kaldt JTAG. En af metoder var Boundary Scan som blev introduceret i 99 som standarden IEEE JATG er udviklet med henblik på at kunne scanne et samlet kredsløb for fejl, der består af flere komponenter som er monteret på samme print, og ved hjælp af en JTAG-bus gør det muligt at kommunikere med den enkelte kreds. Udover at kunne fejlfinde i kredsløbet er det også muligt at programmere komponenter via ISP (In-System Device Programming) der programmere den indbyggede flash i mikroprocessor, FPGA, CPLD & LPS med flere. Boundary Scan: Ved Boundary scanning kommunikeres der til JTAG TAP (Test Access Port) kontroller, der sidder placeret i den enkelte kreds på JTAG bussen se figur. Det er via denne kontroller, at kredsen kan kontrolleres for om den er OK og om de forvente logiske niveauer på bene er opfyldt. Via de fire kontrol ben TDI, TDO, TCK, og TMS kommunikeres der med kredsen. TCK er JTAG test clock og sammen med TMS der styrer et 6 tilstands register, der er kommunikationen til TAP kontrollere. TDI er data input til JTAG komponenten og sender kontrol data til denne. TDO er output signalet fra kredsen, og bruges til at kontroller om niveauet for det teste er OK. Figur - Boundary Scan - 2 -

3 Journal JTAG Xilinx XC JTAG Konverter: Til dette projekt benyttes der en LPT til JTAG konverter, der er konstrueret ud fra et Appendiks fundet på XILINX hjemmeside. Der er designet for XILINX brænder program. Print udlægget er designet så det kan monteres i et LPT plastik hus, og er udført med SMD komponenter se diagram og PCB herunder. Diagram & Printlayout over LPT til JTAG Konverter: PDA Projektgruppen - 3 -

4 Journal JTAG Xilinx XC CPLD - Lyskurv: Indledning: Denne opgave er opstået, med det henblik at få kendskab til muligheder med JTAG samt CPLD fra Xilinx. Opgaven bestod i at opbygge et simpelt lyskryds med trafik i en Nord/Syd retning samt en Vest/Øst retning, denne styring skal programmeres via programmerbar logik og i dette tilfælde en CPLD fra Xilinx af typen XC Der er to mulige måder at angribe opgaven på, den ene er at programmer det i VHDL. Som er en speciel programmeringsform, for programmering af programmerbar logik og den anden måde er at lave et Diagram over logikken som man ville have det designet det i virkeligheden med logik kredse. Det er den sidste form, at projektgruppen har valgt at opbygge lyskurven over. Design og analyse af lyskurvens virkemåde: Trafiklyset skal virke således, at det skiftevis er grønt lys fra Nord/Syd retningen og derved rødt lys for Vest/Øst retningen. Så der ikke opstår trafik problemer. Her under er der udarbejdet et tilstandstabel for det på gælden lyskurve. Vest/Øst Nord/Syd State Nord/Syd Vest/Øst Gul Grøn Gul Grøn Grøn Gul /Gul /Gul Grøn Gul Tabel Tilstandstabel Tilstandsdiagrammet er udearbejdet ud fra aktivt, da lysdioder på testprintet sidder med konstant 5 Volt på anoden, og derved skal lysdioden trækkes til stel logisk for at lyse. Derfor er tilstandsdiagrammet opbygget således at dioden lyser ved logisk. Logik: Da projektgruppen indså at der ikke kunde findes et færdigt 8-bit skifteregister, og at det nærmeste der kunne fremtrylles i programmet var en 4-bit counter, blev denne valgt til opgaven som tæller. X Q2 Q Q Tabel 2 - Sandhedstabel Output bene Q til Q2 bliver brugt som skifte stadier og Q3 som reser af tællerkredsen, klokken aktiveres hver gang at der skal tælles op. Se sandhedstabellen for tælleren i tabel 2. Ud fra diagrammet på næste side er det muligt at se hvorledes at det 8-bit skifteregister er opbygget, ved hjælp af 8 AND-gate med inverter på de respektive indgange. Pulstoget kan ses på side x under simuleringen i state

5 Journal JTAG Xilinx XC Den første 4-bit binær tæller i diagrammet, med clock input, er placeret for at neddele clock signalet med :5 og derved neddele det 5Hz indgang signal til et 3Hz signal. Og derved gør det muligt at følge med hvad der sker på udgangen. Rasten af diagrammet er beskrevet på forrige side og kan ses i praktisk her til venstre. Lyskurve reguleringen er som sagt opbygget ud fra tilstandsdiagrammet i tabel, på side 3. Ved hjælp af flere input OR-gate. Alle de otte OR-gate er afsluttet med en invertering, for at give det korrekte inverteret signal ud af CPLD. Denne opbygning er ikke den mest anvendelse rigtige måde at udarbejde et logiks kredsløb på. I tilfælde af at dette skulle realiseres via logiske kredse beståen af alm. Gate i et kredsløb, pga. de mange typer gates der er blevet benyttet, men da dette kredsløb skal benyttes i en programmerbar CPLD hvor fleksibiliteten er stor, hvad der angår udvalget af gates og derved spiller det ikke den store rolle. Se diagrammet herunder. Figur 2 - Diagramudsnit over skifteregister Figur 3 - Diagramudsnit over Lyskurv styring

6 Journal JTAG Xilinx XC Diagram: - 6 -

7 Journal JTAG Xilinx XC Test Simulering: Den færdige konstruktion som ses på forrige side i det totale diagrammeter, er testet i simulatoren og det færdige testresultat kan ses herunder i screen dumpet. Herefter er softwaren Up-loade til CPLD og teste i virkeligheden. Konklusion: Efter en større opgave med opbygning af testprint samt konverter, og en del problemer med at installer denne tilhører software korrekt. Lykkes det langt om længe at få det til at spille, men det viste sig hurtigt at den medfølgende schematik software ikke leve op til forventning, og der blev også hurtig enighed om, at næste projekt skulle udearbejdes i VHDL kode i stedet. Da dette ikke kan afhænge af et dårligt diagramtegneprogram, men i stedet af ham der skriver koden. Udover disse problemer har det været en udmærket opgave, at belyse brugen af CPLD ens muligheder og er nu næsten en undværlig komponent, når der skal bygges digitale kredsløb samt udvikles mikroprocessor print. Benjamin Grydehøj - 7 -