Logiske Digitale Kredsløb 10. Agenda: Interaktion mellem bruger og kredsløb Kontakter og prel Displays

Transkript

1 LDK D3 kursusplan LDK 1 Introduktion, talsystemer, boolsk algebra, DeMorgan, sandhedstabeller, LDK 2 Logiske byggeblokke, grafisk minimering, Kaunaugh, Kombinatoriske netværk LDK 3 PEEL 18CV8 til realisering af kombinatoriske netværk LDK 4 Latche, flip-flops, synkrone sekventieller netværk, tilstandstabel og -diagram LDK 5 Synkrone Sekventielle kredsløb, fortsat LDK 6 PEEL 18CV8 til realisering af Synkrone Sekventielle kredsløb latche, flip-flops, LDK 7 Virkemåde af logiske CMOS kredse, elektriske egenskaber LDK 8 CMOS TTL og belastninger. Dioder og transistorer brugt som switche i NOR kreds LDK 9 D/A og A/D converter principper, typer og opløsning LDK 10 Multivibratorer og oscillatorer, lidt mere om programmerbare enheder 1

2 Logiske Digitale Kredsløb 10 Agenda: Interaktion mellem bruger og kredsløb Kontakter og prel Displays Clock-generering Mono og astabile multivibratorer Oscillatorer Faselåste loops Avancerede koncepter Very high speed integrated circuit Hardware Description Language (VHDL) FPGA og ASIC 2

3 Interaktion med bruger To muligheder: Input Digitalt kredsløb Output 3

4 Brugerinputs Typiske inputs: Digitale inputs Ringetryk Dip-switches Encoders Databusser Reed-relæ Etc. Analoge inputs Potentiometer Alle mulige målinger på virkelige signaler! 4

5 Kontakter som input 5

6 Kontakter som input Kontakter: Kontakt-prel! 6

7 Kontakter som input Prel-fjerner 1: Lavpas-filter Kapaciteten aflades gennem kontakten R og C vælges så RC svarer til prel-tiden (ca. 0.1 sekund) 7

8 Kontakter som input Prel-fjerner 2: Tilstandsmaskine S'R'-latch Kræver en omskifter (switch) i stedet for en kontakt Meget effektiv 8

9 Kontakter som input Prel-fjerner 3: Pulsgenerator Monostabil multivibrator Genererer skarp puls med specificeret varighed Giver veldefineret input til f.eks. en sekvensmaskine Kan også realiseres med en 555 timer-kreds 9

10 Kredsløbs-outputs Typiske outputs: Digitale outputs Logik-niveauer til andre kredsløb Serielle eller parallelle dataforbindelser Lysdiode Display... Analoge outputs Styrespænding til???... 10

11 Segmenteret display Syv-segment-displays Baseret på LED eller LCD Visning af tal eller tekst Repræsentation af målinger, beregninger, indstillinger etc. Indikation af tilstanden i en sekvensmaskine 11

12 7-segment-display Forskellige konfigurationer: 12

13 7-segment-display Visning af BCD - Binary Coded Decimal BCD er 4 bit Latches evt. for at styre hvornår der opdaters Dekodes til at styre de syv segmenter En driver er nødvendig til at levere strøm til LEDer 13

14 Matrix-display Passivt matrix-display: 14

15 Clock-generering Periodiske pulser Drift af synkrone sekvensmaskiner: 15

16 Oscillator-typer Mono og astabile multivibratorer Med OP-amp s Harmoniske oscillatorer Kontinuert output (f.eks. sinus) Virker ved tilbagekobling gennem et filter Kip-oscillatorer Diskontinuert output (firkant-signal) Astabil multivibrator 16

17 Værktøjskasse Til alle beregningerne på de forskellige oscillator typer benyttes den fundamentale formel for op- og afladning af kapaciteter Omskrevet en smule får vi følgende sammenhæng t ( ) yt () = y y y e v v 0 = τ ln ; τ = v v t 0 t τ RC Det er vigtigt at huske at R er den totale modstand set fra C!!! 17

18 Bistabil MV baseret på OP-AMP For det bistabile element har vi 2 stabile tilstande samt en meta-stabil tilstand.. nøjagtig som det var tilfældet for flip-flops Med OPAMPen har vi mulighed for at lave en inverterende bistabil multivibrator (BMV) og en ikke-inverterende BMV Inverterende BMV: L+: Saturation i positiv L-: Saturation i negativ V V TH TL = L = L R R R1 + R R1 + R = β = β L L ( ) V = β L L hyst + 18

19 Bistabil MV baseret på OP-AMP Ikke-inverterende BMV: V R TH L = R 1 2 V L R TH = R V = L R TL + R V hyst R1 = R 2 ( L L ) + 19

20 Bistabil MV baseret på OPAMP Kan vi bruge disse to bistabile koblinger til noget fornuftigt? Hvis vi sluttede V o til V i ville vi kunne sikre at V i falder igen og vi ville have en astabil multivibrator 20

21 Astabil MV med RC-led Ved at lave en tilbagekobling fra udgangen til indgangen sikre vi at indgangen går lav igen Ved at implementere tilbagekoblingen vha. et RC-led har vi også styr på hvor hurtig disse skift sker t høj t lav V C =0V i opstarten -> V o er høj T = t høj + t lav 21

22 Astabil MV med RC-led Baseret på de veldefinerede states vi har er det en smal sag at beregne t høj og t lav vha universal formlen for op- og afladning af en kapacitor t høj = τ ln L L + + V V TL TH t lav = τ ln L L V V TH TL T = thøj + tlav = τ ln L L + + V V TL TH L L V V TH TL ( 2 3 ) 2τ ln( 3) T = τ ln = T = 2 τ ln R1=R2 & L+=L- L+=L β β 22

23 Firkant-generator Simpleste firkant-generator med schmitt-trigger: R Output C 23

24 Firkant-generator Justerbar pulsbredde med forskellig op-/aflade-resistanser: 24

25 Firkant-generator Ring-oscillator bestående af 5 inverters: 25

26 Avanceret digital-design Moderne digital-design: Høj hastighed Høj integration (lille størrelse) Lavt strømforbrug Høj skalérbarhed Kort udviklingstid Høj pålidelighed Lav pris 26

27 Programmerbar hardware Typer: PEEL Programmable Electronically Erasable Logic (ja den kender vi vist) ASIC Application Specific Integrated Circuit FPGA Field-Programmable Gate Array + mange andre... Programmeringssprog: ABEL APEEL VDHL Very high speed integrated circuit Hardware Description Language VHDL er standarden til at skrive hardware nu om dage 27

28 VHDL Eksempel: SR-latch entity latch is port (s,r: in bit; q,nq: out bit); end latch; architecture structure of latch is component nor_gate port (a,b: in bit; c: out bit); end component; begin n1: nor_gate port map (r,nq,q); n2: nor_gate port map (s,q,nq); end structure; 28

29 VHDL Eksempel: SR-latch entity latch is port (s,r: in bit; q,nq: out bit); end latch; architecture dataflow of latch is begin q<=r nor nq; nq<=s nor q; end dataflow; 29

30 Programmerbar logik Field-Programmable Gate Array - FPGA: Peel-kreds på speed! 30

31 Programmerbar logik Struktur: 31

32 Logiske Digitale Kredsløb 10 Kurset er slut. Hvis der er spørgsmål i forbindelse med brug af LDK i jeres projekter er I altid velkomne I C Jan Helbo: jan@es.aau.dk 32