Titel: Digital Diktafon Tema: Mikrodatamatsystemer Projektperiode: 4/2 29/5, Projektgruppe: 412 Deltagere: Synopsis:

Transkript

1

2

3 Titel: Digital Diktafon Tema: Mikrodatamatsystemer Projektperiode: 4/2 29/5, 2008 Det Ingeniør-, Natur- og Sundhedsvidenskabelige Fakultet - Elektronik og Elektroteknik Fredrik Bajers Vej Aalborg Ø Projektgruppe: 412 Deltagere: Mads Hjorth Andersen Rikke Gade Mohamed Ishag Anders Jørgensen Marc Westring Krogen Thomas Balling Sørensen Synopsis: Projektet omhandler design og konstruktion af en digital diktafon baseret på Motorola processoren. I den indledende produktanalyse er SPU-modellen benyttet til at fastlægge diktafonens funktioner, som inkluderer optagelse, afspilning, spolning samt udlæsning af lydfiler til PC. Til diktafonen er udviklet en mikrofonforforstærker med tilhørende A/D-konverter, der konverterer input fra mikrofonen til et digitalt signal, inden den gemmes med et filsystem, der selv allokerer plads i diktafonens hukommelse. Ved afspilning benyttes en D/A-konverter, der konverterer signalet til at analogt signal, der kan afspilles i en højtaler efter det er blevet forstærket. Diktafonens brugerinterface inkluderer et seks tasters tastatur, samt et dot-matrix LCD display, så brugeren nemt kan benytte diktafonens funktioner via et grafisk menusystem. Vejleder: Jan H. Mikkelsen Oplagstal: 8 Sideantal: 227 Bilagsantal og -art: 1 stk. CD-ROM Afsluttet den 29/5, 2008 I den færdige diktafonprototype, har det været nødvendigt at nedsætte samplingsfrekvensen til 6 khz, samt at ændre segmentstørrelserne i filsystemet, da processoren ikke er hurtig nok til at allokere plads. Desuden er realtidsuret, der benyttes til at navngive lydfilerne, ikke implementeret, men kun designet. Test af diktafonprototypen har vist at alle implementerede funktioner fungerer, og at lyden, selv med nedsættelse af samplingsfrekvensen, stadig er forståelig og uden forvrængning. Rapportens indhold er frit tilgængeligt, men offentliggørelse (med kildeangivelse) må kun ske efter aftale med forfatterne.

4

5 Forord Denne rapport er udarbejdet af gruppe 412 på 4. semester Elektronik og Elektroteknik, 2008 på Aalborg Universitet. 4. semesterets hovedtema er mikrodatamatsystemer, hvis formål er at introducere studerende til mikroprocessorsystemer, software og deres samspil. I rapporten anvendes de nye forkortelser Ki, Mi og Gi for binære prefix. Kredsløbsdiagrammerne er tegnet i CIS-Orcad, hvor komponenterne løbende nummereres med følgende syntaks: <komponent type>.<afsnit bogstav><tocifret nummer>. Et eksempel kunne være modstanden: R.B23. I selve rapporten vil samme modstand noteres som følgende: R B23. Systemets software er programmeret i C og assembler og krydskompileret i GCC [13]. Softwaretests er både programmeret i assembler og C, kompileret i henholdsvis I- DE68k [16] og GCC. Rapporten er inddelt i fire hoveddele, analyse, hardware, software og afrunding, der er nummereret efter romertallene I, II, III og IV. Appendiks er alfabetisk nummereret med B.1, B.2 osv. I rapporten placeres overvejelser og valg ved konstruktion af produktet, mens appendiks indeholder den tekniske udvikling vedrørende rapportens indhold. Produktets samlede kredsløb kan ses på de tre kredsløbsdiagrammer indsat i appendiks, hvor kildekoden til hele systemets software også er placeret. Bagerst er litteraturlisten placeret. Som bilag er der inkluderet en CD-ROM med software, diagrammer, datablade over de anvendte komponenter og lydtests overført fra diktafonen. Projektet er udarbejdet af: Mads Hjorth Andersen Anders Jørgensen Thomas Balling Sørensen Rikke Gade Mohamed Ishag Marc Westring Krogen

6

7 Indhold I Analyse 1 1 Indledning Opbygning af produktanalysen Kravspecifikation Krav til funktioner Brugerinterface Løsningsforslag Begrænsning af projektet Overordnede tekniske krav II Hardware 15 3 Hardwareopbygning Minimumsystemet Perifere enheder Minimumsystem Motorola processoren Bus-interfacing Hukommelsehåndtering Adressering og chip select Interrupthåndtering Perifere enheder Indgangstrin Udgangstrin Tastatur Display Realtidsur ACIA - RS232 interface Test af hardware Verificering af lydoverførsel mellem mikrofon og højtaler Verificering af minimumsystemet

8 viii INDHOLD III Software 57 7 Softwareopbygning Indledning Softwarefunktioner Main Menusystem Display Tastatur Interrupthåndtering Filsystem Realtidsur ACIA Filoverførsel til PC IV Afrunding og implementering 89 9 Implementering Belysning af begrænsningerne Justering af hardware Justering af software Accepttest Konklusion Perspektivering 101 V Appendiks 103 A Hardware 105 A.1 Resetkredsløb A.2 Indgangstrin A.3 A/D-konverteren A.4 Udgangstrin A.5 Implementering af tastatur A.6 Displayinitialisering A.7 Realtidsur A.8 Serielt interface B Konstruktion og EMC 127 B.1 Boardopbygning B.2 EMC betragtninger C Softwareopbygning 135 C.1 TS2MON C.2 Menuopbygning

9 INDHOLD ix D Kildekoder 151 D.1 PEEL D.2 Testprogrammer D.3 Kildekode E Tests og målejournaler 197 E.1 Målejournal for lydkvaliteten med diktafonsoftware E.2 Målejournal for lydkvaliteten med testsoftware E.3 Målejournal for software E.4 Målejournal for kontrolsignaler E.5 Målejournal for interrupthåndtering E.6 Målejournal for lydfiler overført til PC F Kredsløbdiagrammer 223 Indhold af bilags-cd: - Datablade - C kode - Assembler kode - ABEL kode - Kredsløbsdiagrammer - Boardopsætning - Lydoptagelser

10

11 Del I Analyse

12

13 Kapitel 1 Indledning Undertiden er det nødvendigt at kunne dokumentere tale. Det være sig journalistens interviews, eller lægens journalførelse. Her finder en diktafon anvendelse; et apparat som primært har sin berettigelse hvor det ikke er muligt at nedfælde talen på skrift, eller hvor denne dikteringsform er mere behændig. Andre faggrupper kunne være advokater, som anvender diktafonen til journal- eller notatførelse, eller forskere ifm. laboratoriearbejde. De hidtil mest anvendte diktafoner har været analoge, med anvendelse af kassettebånd. Dog vinder den digitale diktafon større og større indpas, da denne har en række fordele frem for den analoge model. Den primære fordel ligger i fil/dokument håndteringen, hvor det med en digital diktafon er muligt at overføre optagelser til computere eller andre lagringsmedier.ydermere giver den digitale diktafon mulighed for langt nemmere at kunne slette/overskrive filer og derved udnytte hukommelsen optimalt. For læger og advokater er dikteringen som regel forbundet med en "dekodning", hvor en sekretær manuelt konverterer båndets indhold til skrift. Denne proces lettes også betragteligt med digitaliseringen, da sekretæren ikke længere skal modtage talen fysisk på bånd. Diktafonens primære målgruppe er således brugere såsom læger og advokater, der hurtigt skal have gemt oplysninger. I den forbindelse anvendes den specielle funktion, at kunne spole tilbage og hurtigt overskrive det sidst indtalte. Denne funktionalitet ønskes derfor bevaret i en digital diktafon, som bør agere som blev en analog diktafon betjent. 1.1 Opbygning af produktanalysen For at skabe overblik over rapportens indledende fase, vil der her blive beskrevet de grundliggende modeller og metoder, der benyttes for at løse den grundliggende problemstilling beskrevet i indledningen. Igennem hele produktanalysen vil SPU-modellen [37] overvejende blive benyttet. Der kan dog forekomme undtagelser og justeringer, da ikke alt i SPU-modellen synes relevant i dette projekt. SPU-modellen lægger automatisk op til brug af use-case diagrammer, der tager udgangspunkt i SPU-UML modellen. Use-case diagrammet benyttes for at illustrere systemets anvendelsesmuligheder og komplette funktionalitet i forhold til brugeren. Når den komplette funktionalitet er på plads, vil use-case diagrammet blive benyttet som grundlag til en dybere analyse af produktets egentlige funktioner.

14 4 Indledning Efterfølgende vil brugerinterfacet blive analyseret og beskrevet. Det sker på baggrund af de valgte funktioner for diktafonen. Når alle funktionerne og brugerinterfacet er fastlagt, vil de overordnede tekniske krav blive beskrevet og analyseret. De overordnede tekniske kravspecifikationer er ikke detaljerede modulspecifikke krav, men generelle overordnede tekniske krav, som det samlede system skal overholde. De mere modulspecifikke krav vil blive valgt og bestemt under afsnittene for hardwareudvikling for de forskellige moduler.

15 Kapitel 2 Kravspecifikation I dette kapitel opstilles først krav til diktafonens funktioner, set fra brugerens side. Her benyttes et use-case diagram, der illustrerer hvilke aktører som har indflydelse på funktionerne. Hver funktion uddybes ved en beskrivelse af normalscenarierne og dertilhørende undtagelser. Udfra fastlæggelsen af funktionerne opsættes krav til brugerinterfacet, bestående af taster og et display. Udfra kravene til funktionerne, bestemmes det overordnede tekniske koncept for projektet. Det vil sige et tidligt layout af en mulig teknisk løsning til problemstillingen. Herefter opstilles de overordnede tekniske krav, der har til formål at beskrive de generelle krav til modulerne opstillet i det tekniske koncept. 2.1 Krav til funktioner I dette projekt udvikles en diktafon, hvis hovedformål er at optage lyd. Brugeren skal også have forskellige muligheder for at administrere lydfilerne. Det er valgt at diktafonen skal have følgende funktioner: Optage lyd. Afspille lydfiler. Spole tilbage under optagelse. Spole frem/tilbage under afspilning. Slette lydfiler. Udlæse lydfiler til en computer. Vise optag-/afspilstatus på et display. På use-case diagrammet, figur 2.1, er diktafonens funktioner illustreret. Den grå boks illustrerer diktafonen. Aktørerne til venstre er de aktører, som giver systemet et input, mens aktørerne til højre tager et output fra systemet. Brugerne kan være samme person, men er det ikke nødvendigvis.

16 6 Kravspecifikation Digital Diktafon Optage lyd Bruger tale Spole frem/tilbage Lytter Afspille Lyd Bruger Vis optag/afspil status Slet filer Udlæs filer PC Bruger Figur 2.1: Use-case diagram for diktafonen med aktører og overordnede funktioner indtegnet. Optage lyd Denne funktion er diktafonens vigtigste funktion, og den skal derfor kunne aktiveres ved et tryk på en tast, uafhængig af et menusystem eller diktafonens status. Talen fra en bruger, eller anden lyd, vil herefter blive optaget, og ved afslutning af optagelsen skal lydfilen gemmes under et navn, der svarer til optagelsestidspunktet. Det skal være muligt at stoppe optagelsen ved tryk på en tast, og herefter genoptage denne, uden at lydfilen tildeles et nyt navn. Mens der optages skal det være muligt at spole et stykke tilbage i optagelsen, hvorefter optagelsen fortsætter fra det valgte sted, ved at overskrive det tidligere optagede. Spolefunktionen beskrives senere under afsnittet "Spole frem/tilbage". Normalscenarie: 1. Optagelsen startes med et tryk på en tast. 2. Optagestatus vises på et display. 3. Optagelsen afsluttes med et tryk på en tast. 4. Ved tryk på en tast gemmes filen med optagelsestidspunktet som navn. Undtagelser:

17 2.1 Krav til funktioner 7 Pause-tasten aktiveres: Optagelsen stoppes. Trykkes "Gem" stopper optagelsen, og filen tildeles et navn som den gemmes under. Trykkes "Pause/Play" igen eller "Optag" genoptages optagelsen. Hukommelsen er fuld: Optagelsen stoppes. Filen tildeles et navn og der gives mulighed for at gemme. Tilbage-tasten aktiveres: Der spoles tilbage til tasten slippes. Afspille lydfiler At afspille lydfilerne er en underliggende funktion, som skal kunne tilgåes fra et menusystem. Her skal det vælges hvilken lydfil der ønskes afspillet. Under afspilning skal det være muligt at stoppe og genoptage afspilningen, ligesom det skal være muligt at spole frem og tilbage i afspilningen (se afsnittet "Spole frem/tilbage"). Normalscenarie: 1. Den ønskede lydfil vælges i menuen. 2. Afspilningen startes med et tryk på en tast. 3. Afspilningsstatus vises på et display. 4. Afspilningen stopper ved filens "afslutning". Undtagelser: Pausetasten aktiveres: Afspilningen stoppes/genoptages. Retur-tasten aktiveres: Afspilningen stoppes. Frem- eller tilbage-tasten aktiveres: Der spoles hhv. frem eller tilbage.

18 8 Kravspecifikation Spole frem/tilbage Denne funktion benyttes i forbindelse med optagelse eller afspilning af lydfilerne. Funktionen skal betjenes ved to taster, en frem og en tilbage. Under spolning skal lyden afspilles i overtempo, så det er muligt at høre hvor i filen, der er nået til. Normalscenarie: Under optagelse: 1. Der spoles tilbage ved at holde tilbage-tasten nede. 2. Når tasten slippes fortsættes optagelsen fra det sted der er spolet til. Under afspilning: Undtagelser: 1. Der spoles ved at holde frem- eller tilbage-tasten nede. 2. Når tasten slippes fortsætter afspilningen i normal hastighed fra det sted der er spolet til. Der er spolet til enden af en fil under afspilning: Spring tilbage til valg af fil. Der er spolet tilbage til starten af en fil under optagelse: Fortsæt optagelsen fra starten af filen. Slette lydfiler Sletning af lydfiler er en underfunktion, der skal tilgåes via et menusystem, på samme måde som afspilningen. I menuen vælges hvilken af de gemte lydfiler der ønskes slettet, hvorefter den slettes fra diktafonens hukommelse. Normalscenarie: 1. Den ønskede lydfil vælges i menuen. 2. Sletning vælges ved tryk på en tast. 3. Sletning bekræftes ved tryk på en tast. 4. Filen slettes fra hukommelsen. Undtagelser: Retur-tasten aktiveres: Sletning annulleres. Der vendes tilbage i menuen.

19 2.2 Brugerinterface 9 Udlæs filer til computer Det skal være muligt at overføre lydfilerne fra diktafonen til en computer. Denne funktion skal også tilgåes via et menusystem, ved at vælge hvilken fil der skal overføres og derefter vælge at overføre filen. Normalscenarie: 1. Den ønskede lydfil vælges i menuen. 2. Overførsel vælges ved tryk på en tast. 3. Filen overføres til en computer. Undtagelser: Retur-tasten aktiveres: Overførsel annulleres. Der vendes tilbage i menuen. 2.2 Brugerinterface I dette afsnit skal brugerinterfacet fastlægges. Først behandles betjeningsformen, hvor det beskrives hvilke taster der skal til for at kunne betjene de beskrevne funktioner. Herefter behandles den visuelle del, hvor det fastsættes hvilket display der skal benyttes, og hvad der skal vises på displayet. Taster Ud fra beskrivelsen af funktionerne, er det valgt at benytte seks taster. Dette er gjort da både for mange og for få taster mindsker brugervenligheden. De seks taster er derfor et kompromis mellem ønsket om så få taster som muligt og nem menunavigering. Beskrivelse af hver af tastaturets seks taster, kan læses herunder og figur 2.2 viser tasternes layout. OK REW REC OK BACK FF PLAY/PAUSE Figur 2.2: Layout for tastatur-taster.

20 10 Kravspecifikation Optag (REC): Optage-funktionen skal have en tast, der kun benyttes til denne funktion. Play/pause (PLAY): En play/pause-tast skal benyttes til at starte og pause en afspilning af en fil. Denne tast skal også benyttes til at stoppe eller genoptage en optagelse. Frem (FF): Til spolefunktionen skal benyttes en tast til at spole frem. Denne tast skal også benyttes til at navigere nedad i menuen. Tilbage (REW): Til spolefunktionen skal også benyttes en tast til at spole tilbage. Denne tast skal også benyttes til at navigere opad i menuen. Ok (OK): Denne tast skal benyttes til at vælge punkter i menuen og bekræfte valg (f.eks. gem fil, slet fil). Retur (BACK): For at kunne gå tilbage i en menu, eller fortryde et valg, skal der implementeres en retur-tast med denne funktion. Display Til diktafonen skal findes et display, som kan vise status for optagelse eller afspilning. Derudover skal menuen vises på displayet. Derfor skal der benyttes en displaytype, hvor både tal, bogstaver og tegn er let læselige. Desuden vil det være mest brugervenligt, hvis der benyttes et display med flere linjer, så flere menupunkter kan listes på displayet samtidigt. Dermed kan der ved optagelse og afspilning også vises flere oplysninger samtidig. Desuden skal displayet være letlæseligt med et almindeligt syn, i en afstand af minimum en halv meter fra displayet. Som minimum skal displayet kunne vise følgende for at fungere som et brugbart display: Alle bogstaverne fra a til z, både store og små. Alle tegnene - : < >!? Alle tallene fra 0 til 9. Dette anses for at være de mest almindelig funktioner for et brugbart display, og udfra ovenstående beskrivelse er der designet et layout til menusystemet, som kan findes i appendiks C Løsningsforslag For at skabe et produkt i form af en diktafon, der samtidig skal være digital og kunne gemme optagelserne digitalt, er det oplagt at konstruere et mikrodatamatsystem. For at overholde kravene til funktionerne af diktafonen, er det desuden nødvendigt at konstruere en række eksterne enheder der interagerer med mikrodatamatsystemet. For at skabe overblik ses på figur 2.3 et blokdiagram, der viser en løsningsmodel for diktafonen.

21 2.4 Begrænsning af projektet 11 Tastatur Input Output Display Mikrofon Input Mikrodatamatsystem Output Højtaler PC DATA Figur 2.3: Blokdiagram over løsningsforslag til diktafonen. Blokdiagramet viser et mikrodatamatsystem, som har til opgave at styre interaktionen mellem mikrofon, højtaler, tastatur, display og overførsel til PC. Disse enkelte dele, skal med software fungere som en diktafon, hvis funktioner er beskrevet i tidligere afsnit. Nu da selve det tekniske koncept er grundlagt, kan konceptet uddybes i den overordnede kravspecifikation. Men først vil de uddannelses- og tidsmæssige begrænsninger blive beskrevet. 2.4 Begrænsning af projektet I projektet er det nødvendigt at begrænse sig i forhold til komponentvalg og udvikling af diktafonen, da projektet foregår i en uddannelsessituation med begrænset tid og materialer tilrådighed. Det er valgt at benytte Motorola processoren som hovedkomponent i udviklingen af diktafonen, da al undervisning er baseret på denne processor. Desuden vil RAM-blokken KM blive benyttet til hukommelsen for lagring af lyden. Denne kreds er valgt da den er den eneste lagerførte kreds der er stor og hurtig nok til den ønskede lydbehandling. Denne antagelse støttes op af timingsberegninger i afsnit 4.3. Flash, som kan gemme data uden konstant forsyning, vil være at foretrække, men udfra skrive-begrænsningerne på den lagerførte flashtype og ROM-hukommelse, der er til rådighed, vil produktet i dette projekt udelukkende anvende RAM-kredsene KM til at gemme lyddata på. Dette resulterer i sletning af lyddata, hver gang strømmen tages af systemet, hvilket dog accepteres i forbindelse med udvikling af prototypen. Udfra valg af RAM-kredsen KM vil der allerede nu være sat krav til sampling og lagring af den optagede lyd. Diktafonprototypen begrænses til at indeholde 6 stk. KM68400 RAM-kredse, på hver 512 kb (2 19 Bytes). Dette resulterer i en samlet hukommelse på

22 12 Kravspecifikation 3 MiB, hvoraf de 4 stk (2 MiB) er til lagring af lyd, og de sidste to RAM blokke (1 M ib) er bruger-ram, hvor softwaren gemmes. Da lydoptagelser midlertidigt skal lagres på 2 MiB, er det nødvendigt at vælge en tilpas lav samplingsfrekvens, så et tilpas langt lydspor kan indspilles. Udfra den betragtning, vælges der en samplingsfrekvens på 8 khz ved 8 bit, hvilket giver plads til ca. 4 minutters talesignal, fundet udfra følgende beregning: antal_min = total_hukommelse [byte] samplingsf rekvens [Hz] 60 = [byte] 8k [Hz] min 22sek Begrænsningen af størrelsen på RAM-modulerne giver plads til 4 minutter og 22 sek s optagetid, hvis det antages at lageret udelukkende benyttes til samples. 2.5 Overordnede tekniske krav For at overholde de generelle krav til produktet, er der i de tidligere afsnit bestemt, at det er nødvendigt at opstille en række overordnede tekniske krav produktet skal udvikles efter. Kravene er baseret på en række begrænsninger i projektet, og der vil stå en forklaring til baggrunden for kravet, hvis det findes nødvendigt. For at skabe et overblik over kravene, er alle kravene opdelt i de moduler systemet består af. Krav generelt: Forsyningsspændingen til alle enhederne i systemet skal som udgangspunkt være på 5 V, med reference til 0 V (stel). Alle digitale signaler skal overholde en spændingsreference på digitalt højt = 5 V og digitalt lavt = 0 V. Er valgt udfra standard CMOS og TTL standarder. Frekvensområde for ind- og udgangstrin fra 100 Hz Hz. Fastsat jf. [5], da menneskets taleområde ligger fra ca. 200 Hz til 2500 Hz. Den ekstra båndbredde vil forbedre lydkvaliteten. Sampling af de analoge talesignaler skal foregå ved 8 khz, 8 bit. Valgt udfra afsnit 2.4, da størrelsen af tilgængelig hukommelse er begrænset. Krav til minimumsytemet: MPU en skal være en Motorola processor. 2 x 512 kb EPROM eller Flash-RAM til TS2MON debugger/monitor (Adresse 0h0-0h1200). Valgt på baggrund af kravene fra TS2MON [24].

23 2.5 Overordnede tekniske krav 13 D/M-RAM til TS2MON (Adresse 0h h40FFF). Valgt på baggrund af kravene fra TS2MON. MC6850 ACIA til seriel kommunikation med PC (baudrate: 9600, polled I/O, adresse 0h80001 og 0h80003). Valgt på baggrund af kravene fra TS2MON. Adressedekoder til hukommelse, I/O og MC6850. Der skal implementeres en RESET-knap i kredsløbet. Krav under udvikling af systemet. Der skal implementeres NMI-knap (non-maskable interrupt) der genererer et interrupt level 7. Krav under udviklingen ifb. med TS2MON. Systemet vil blive udviklet udfra de overordnede krav, og de skal ses som en vejledning til udvikleren, om hvad de forskellige moduler som minimum skal overholde. Udover de overordnede tekniske krav, vil der under de respektive afsnit, om de forskellige hardwaremoduler, findes specifikke krav til hvert modul. Disse specifikke krav vil blive valgt udfra komponentvalg og overordnede krav.

24

25 Del II Hardware

26

27 Kapitel 3 Hardwareopbygning Hardwaredelen i dette projekt består af et mikrodatamatsystem og dertil koblede enheder, der tilsammen udgør diktafonen. Mikrodatamatsystemets funktion blev sandsynliggjort i afsnit 2.3, hvor det bl.a. blev bestemt hvilke eksterne enheder, der som minimum skal tilkobles for at kunne operere som en diktafon. I det følgende afsnit vil der blive fremlagt en mulig løsning til hardwaredelen af diktafonen, og senere i rapporten softwaren dertil, hvor kravene fra afsnit 2.5 vil blive benyttet, uden videre henvisning i de enkelte beskrivelser. Fremover vil mikrodatamatsystemet blive omtalt som minimumsystemet, og de forskellige enheder som perifere enheder. Konstruktionen af diktafonprototypen samt EMC overvejelser er behandlet i appendiks B. Ydermere er der ifb. med test og debugging af hardware, udviklet simple testprogrammer i assembler og C. Disse programmer er beskrevet i appendiks D.2. Udviklingen af hardware er beskrevet og udviklet som det er tiltænkt med 8 khz samplingsfrekvens, men pga. softwarekompleksiteten er denne samplingsfrekvens ændret til 6 khz i prototypen jf. afsnit Minimumsystemet For at gøre diktafonen interaktiv er det, som nævnt tidligere, nødvendigt at udvikle et minimumsystem. Minimumsystemet skal kunne kontrollere og interagere med de forskellige perifere enheder i systemet alt efter brugerens ønske. Det betyder bl.a. at minimumsystemet skal indeholde en MPU (Microprocessor unit), for at eksekvere det nødvendige software på diktafonens hardware. Udover MPU en, er det nødvendigt at have et kontrolsystem, til at styre hvilke enheder i systemet der er aktive i eksekveringstidspunktet af en evt. kommando. Sådan et kontrolsystem skal gøre det muligt at vælge den ønskede perifere enhed ved hjælp af adressering, hvilket kan ses som "Perifere Adressering/CS" i blokdiagrammet på figur 3.1, hvor forkortelsen CS står for chip select. Desuden skal de perifere enheder have mulighed for at afbryde MPU ens nuværende opgaver og kalde sine egne opgaver. Det kan lade sig gøre ved hjælp af interrupts, som ses på blokdiagrammet som "Interrupt Adressering". Da diktafonen desuden skal kunne gemme lydfilerne midlertidigt i en RAM-kreds med en lagerkapacitet på 512 kb, vil det være nødvendigt at kunne interagere med flere RAMkredse af denne type for at opnå den ønskede plads på 2 MiB. Udover de 2 MiB til lagring af lyd, er det desuden nødvendigt at adressere RAM og ROM til programmet, beskrevet som "bruger-ram" og "program-rom" i blokdiagrammet. Brugerhukommelsen er

28 18 Hardwareopbygning den hukommelse diktafonens program kan benytte under kørsel af diktafonens program. Program-ROM en er den del af hukommelsen, hvor det eksekverbare program er lagret. Dvs. selvom diktafonen slukkes, vil det lagrede program ikke blive slettet. Minimumsystem Perifere enheder Perifere Adressering / CS Interrupt Adressering MPU DAC ADC Udgangstrin Mikrofonforforstærker Højtaler Mikrofon Program ROM Display Bruger RAM Realtidsur Lager RAM Tastatur Seriel-forbindelse Datakommunikation PC Seriel-forbindelse Debugging TS2MON Figur 3.1: Overordnet teknisk blokdiagram for diktafonen. 3.2 Perifere enheder Da diktafonen skal have mulighed for at optage og afspille lyd, er det nærliggende at benytte en analog til digital konverter (ADC) samt en digital til analog konverter (DAC). ADC en anvendes til at konvertere et analogt lydsignal fra mikrofonen til et digitalt signal, som kan behandles eller gemmes i diktafonens hukommelse. Hvis det gemte lydsignal ønskes afspillet, sendes den digitale lyd til DAC en, konverteres til et analogt lydsignal, hvorefter det afspilles i højtaleren. Da konverteringen mellem analoge og digitale signaler ikke kan foregå direkte fra mikrofonen, grundet en mikrofons svage outputsignal, er det nødvendigt med en mikrofonforforstærker. Denne forforstærker har til opgave at forstærke det svage analoge signal fra mikrofonen, op til et brugbart niveau ADC en kan konvertere. Ligeledes er det nødvendig med et udgangstrin efter DAC en, for at kunne trække en evt. højtaler, da det vurderes, at DAC en ikke vil være i stand til at trække en højtaler alene. Desuden vælges det at de gemte lydfiler skal kunne navngives med dato og klokkeslet, hvilket vil kræve en enhed der kan holde styr på tiden. Denne enhed findes som "realtidsur" på det førnævnte blokdiagram. Realtidsuret tilgåes via minimumsystemet, og det skal være muligt at skrive til og læse dato og tid fra enheden. For at kunne benytte diktafonen som bruger, er det nødvendigt med taster. Tasterne giver brugeren mulighed for at styre det kørende program i diktafonen, når som helst brugeren ønsker det. Tasterne ses i blokdiagrammet som "taster". Der benyttes et display, for at kunne vise menuerne, beskrevet i funktionskravene afsnit

29 3.2 Perifere enheder For at kommunikere med en PC, benyttes seriel kommunikation. Enheden til seriel kommunikation har til opgave at konvertere den parallelle data om til seriel data, der sendes med den serielle RS232 forbindelse. Samme type enhed benyttes til debugging via TS2MON.

30

31 Kapitel 4 Minimumsystem I de følgende afsnit er minimumsystemet samt de perifere enheder analyseret og beskrevet. Der vil dog først findes en beskrivelse af Motorola processorens benforbindelser. Derefter vil det blive beskrevet hvordan den er implementeret i minimumsystemet i forhold til businterfacing, hukommelse osv. Det er i rapporten beskrevet hvilke overvejelser og beslutninger der er taget i forbindelse med opbygning og implementering af perifere kredsløb. Her er valg af væsentlige komponenter også behandlet. Selve konstruktionen og udviklingen er placeret i et tilhørende afsnit i appendiks. 4.1 Motorola processoren Dette afsnit omhandler den anvendte Motorola processor, som senere i rapporten også vil blive refereret til som MPU. Denne er valgt da semesterundervisningen, som nævnt i kravspecifikationen, tager udgangspunkt i denne processor. Dette afsnit bygger på kilderne [6] og [21]. Figur 4.1: Diagram over MPU ens benforbindelser [21].

32 22 Minimumsystem MPU ens benforbindelser MPU en ses på figur 4.1 og har i alt 64 ben. På figuren er benene samlet i grupper for at overskueliggøre deres funktioner. Forsyningsben V CC,GN D og CLK: Forsyningsbenene til forsyningsstrøm og stel, samt et clock input der styrer timingen af MPU en. Processoren anvender i dette projekt 5 V forsyning og en clock på 8 M Hz. Clockgeneratoren er beskrevet i appendiks A.1 Processor status F C0, F C1, F C2: Processorens statusben, også kaldet function codes, angiver hvilken status processoren er i. Der angives user- eller supervisormode eller om der læses program eller data. Perifer kontrol Til synkron kommunikation med MC6800-serien af perifere enheder, bruges de tre ben E (enable), V P A (valid peripheral address) og V MA (valid memory address). Synkron kommunikation beskrives i afsnit E: Dette ben er et synkroniseringsben, og er afledt af clocksignalet i forholdet 1:10 så der går 10 clockcyklusser til en E cyklus. V P A: Dette ben er et input ben, og indikerer om kommunikationen mellem den perifere enhed og MPU en skal være synkron og dermed at benene E og VMA skal benyttes til overførslen. Desuden anvendes benet i forbindelse med interrupt, til at indikere at der skal benyttes autovektorisering. V M A: Dette ben indikerer til de perifere enheder at adressebenene på adressebussen er gyldige og at processoren er klar med en synkron dataoverførsel. System kontrol System kontrol består af de tre ben BERR (bus error), RESET og HALT. BERR: Kan bruges til, via ekstern logik, at give MPU en melding om fejl på bussen, såsom busaktivitet udenfor adresseområdet, eller manglende svar fra en perifer enhed. Dette er primært anvendt i større datamatsystemer og bruges ikke i diktafonen. Benet er derfor koblet til VCC. RESET : Nulstiller MPU ens program counter, samt sætter supervisor stack pointeren til en kendt adresse, men resetter ikke de interne data- og adresseregistre. HALT : Benyttes til at single steppe hver enkelt buscyklus, idet MPU en ved aktiv HALT pauser sin operation efter endt buscyklus (dette ben benyttes kun til reset operationen, og er sat sammen med reset benet). Resetkredsløbet er beskrevet i appendiks A.1 Interrupt kontrol Interrupt kontrol består af de tre "interrupt priority level" ben: IP L0, IP L1 og IP L2. IP L0, IP L1, IP L2: På disse ben sættes den binære værdi af et autovektor interrupt fra 0-7 afhængig af interrupt niveauet. Niveau 0 er normal stadiet, ingen interrupt, og 7 er det højest prioriterede interrupt signal, som ikke kan maskes, kaldet NMI = Non Maskable Interrupt. Interrupthåndteringen er yderligere afdækket i afsnit 4.5.

33 4.2 Bus-interfacing 23 Bus arbitration kontrol Til dette benyttes benene BR, BG og BGACK. Disse ben bruges hvis flere MPU er eller en DMA (Direct Memory Access) controller skal anvende samme bus, som er tilfældet i større datamatsystemer. Disse ben anvendes ikke i diktafonen, så inputbenene BGACK og BR er koblet til VCC. Asynkron buskontrol For at styre et asynkront busforløb benyttes de fem ben AS (Address strobe), R/W (Read/Write), U DS (Upper data strobe), LDS (Lower data strobe) og DT ACK (Data transfer acknowledge). AS: Output ben fra MPU en, der indikerer at adressebussens værdier er gyldige. R/W : Er høj eller lav afhængig af om der læses eller skrives data på databussen. UDS, LDS: Benævnes også sammen som DS (Data Strobe). Da MPU en er bygget til at håndtere 8-bit enheder definerer DS benene hvilken del af et 16 bit word der håndteres på bussen. Hvis et helt word håndteres på bussen er begge DS ben sat lave. UDS bruges hvis det er databenene D 08 til D 15 og LDS hvis det er databenene D 00 til D 07. DT ACK: Er et handshake signal og er en indikation fra den perifere enhed til MPU en om, at denne er klar til at håndtere data. Adressebus Adressebussen består af 23 adresseben, A 01 til A 23. Adressebenene bruges til at adressere hvor i hukommelsesområdet der skal læses eller skrives. Adressebussen starter ved A 01 benet da DS benene fungerer som A 00. Derfor, hvis der i rapporten beskrives 24 adresseben, svarer A0 til DS. Adressebussen kan med de 23 adresseben skrive til 2 23 adresser af hver 16 bit, hvilket giver bit adresser - i alt 16 MiB. Databus Databussen består af 16 ben, D 00 til D 15. D 00 til D 15 : Databussen er en trestadiebus med stadierne; input, output og højimpedans og benyttes til at skrive eller læse data til og fra hukommelsen og perifere enheder. MPU en har kun én databus, hvorfor alle perifere enheder skal mappes i MPU ens hukommelsesområde. 4.2 Bus-interfacing Motorola processoren kan, i modsætning til mange lignende processorer, køre i to forskellige modus til interfacing med hukommelse og perifere enheder: Synkron og a- synkron kommunikation. Kendetegnet ved synkron kommunikation er at en datacyklus mellem en enhed og MPU en er synkroniseret med en fælles clock, hvorimod en asynkron datacyklus håndteres vha. handshake mellem MPU og den perifere enhed/hukommelse. Asynkron kommunikation er i princippet uafhængig af MPU ens clock. Den asynkrone modus er at foretrække af flere årsager: En asynkron datacyklus kan (afhængig af den perifere enhed) foregå langt hurtigere end en synkron cyklus, da den synkrone er beregnet til ældre (langsomme) perifere enheder. Desuden er moderne hukommel-

34 24 Minimumsystem seskredse nemmere at implementere ved anvendelse af asynkron dataudveksling. MPU en anvender således asynkron dataoverførsel til hukommelsen og hurtige perifere enheder, men gør brug af synkron dataoverførsel til MC6800 serien af perifere enheder. Disse enheder er specielt designet til MPU ens synkrone interface. Diktafonen gør brug af MC6850 ACIA kredsen til seriel dataoverførsel, hvorfor synkron kommunikation til denne er nødvendig. Kommunikation med det synkrone interface er beskevet i følgende afsnit Det synkrone data interface En synkron datasekvens er, modsat den asynkrone, styret af et fast clocksignal, som M- PU en og den perifere enhed begge følger. Dette gør at begge enheder altid er synkroniseret og "enige om" hvornår data skal overføres. Dette clocksignal genereres på MPU ens enable ben (E) og er afledt af MPU ens primære clockinput (CLK) med faktoren 1:10. Yderligere benyttes to kontrolben til styring af en synkron data sekvens: V P A (Valid Peripheral Address) og V MA (Valid Memory Address). Den synkrone buscyklus Når MPU en ønsker at tilgå en perifer enhed for enten at læse eller skrive, startes cyklussen med at adressebenene på adressebussen sættes til den ønskede enheds adresse og R/W, AS og DS (LDS/U DS) sættes. Ved en synkron overførsel vil PEEL (Programmable Electrically Erasable Logic Devices) logikken, jf. afsnit 4.4, sætte V P A for at indikere at den perifere enhed på den pågældende adresse bruger synkron dataoverførsel. Herefter vil MPU en sætte V MA outputtet, når E går lav. V MA outputtet bruges således til, gennem PEEL-logikken, at aktivere chip select på den perifere enhed. Denne vil, når den har modtaget et aktivt chip select signal, vente på at E går høj, hvorefter dataoverførslen vil starte. Når E igen går lav, vil Adressebus, R/W, AS, DS og V MA ophæves, hvorved chip select til den perifere enhed også vil ophøre med at være defineret. Herefter kan en ny datacyklus begynde. Flowdiagram for den synkrone buscyklus er vist på figur 4.2.

35 4.2 Bus-interfacing 25 MPU Perifer enhed/ adressekontrol Start buscyklus Sæt adressebus Sæt AS* Sæt DS* Detekter korrekt adresserum Sæt VPA* Sæt VMA* når E går lav Overfør data når E går høj Ophæv VMA*, AS*, DS* og adressebus når E går lav. Næste cyklus Figur 4.2: Flowdiagram for en synkron data cyklus Det asynkrone data interface Kendetegnet ved asynkron dataoverførsel er at denne overførselstype ikke er synkroniseret til et clocksignal. Dermed er dataoverførselshastigheden afhængig af hvor hurtige de tilgåede perifere enheder er. Dette betyder dermed også at der skal foregå handshake mellem MPU og den perifere enhed for at være sikker på at den perifere enhed er klar til enten at læse eller skrive data. Til det formål anvendes DT ACK benet på MPU en. Med dette ben er det muligt at indsætte wait states, så MPU en kan vente på at en eventuel langsom perifer enhed bliver klar til databehandling.

36 26 Minimumsystem Læsecyklus Skrivecyklus MPU Perifer enhed/ adressekontrol MPU Perifer enhed/ adressekontrol Start buscyklus Start buscyklus Sæt adressebus, R/W*, AS*,DS* Sæt adressebus, AS*,DS* Sæt R/W* til Write Placer data på databussen Detekter korrekt adresserum Placer data på databussen Detekter korrekt adresserum Latch og gem data Sæt DTACK* Sæt DTACK* Vent til DTACK* er sat Latch data Vent til DTACK* er sat Ophæv AS*, DS* og adressebus Ophæv AS*, DS*, adressebus Ophæv data på databussen Sæt R/W* til read Ophæv data på databussen Ophæv DTACK* Ophæv DTACK* Næste cyklus Næste cyklus Figur 4.3: Flowdiagram for en asynkron data cyklus. En læsecyklus (se figur 4.3) foregår derfor således: Når MPU en ønsker at læse indholdet af f.eks. en hukommelsescelle starter den en læsecyklus. MPU en definerer først R/W til read status og placerer den ønskede adresse på adressebussen. Herefter sættes AS for at angive at adressen er stabil og DS for at angive dataområdet. MPU en venter nu på at DT ACK bliver sat før den læser indholdet af databussen. Hukommelsescellen vil klargøre data når data-adressen er defineret på adressebussen og kredsen er valgt af adressedekoderen. Når disse data er klar sættes DT ACK for at indikere til MPU en, at data er klar til aflæsning på databussen. MPU en vil herefter latche data fra databussen, og ophæve adressebussen, AS og DS. Dette vil medføre at hukommelseskredsen ophæver data fra databussen, da den vil miste sin chip select fra adressedekoderen. Det bemærkes at R/W forbliver høj, indtil en eventuel skrivecyklus påbegyndes. En skrivecyklus foregår på samme vis, på nær enkelte detaljer, primært relateret til timingen, se afsnit 4.3. DT ACK sørger altså for, ved en læsecyklus, at data først håndteres af MPU en når den perifere enhed er klar. Ved en skrivecyklus vil DT ACK fortælle MPU en at den perifere enhed har nået at læse de på databussen placerede data. Imidlertid er det kun få perifere enheder, såsom visse A/D-konvertere, der selv generer DT ACK signalet, hvorfor DT ACK signalet som oftes skal genereres af et eksternt delaykredsløb, trigget af AS. Det er dog kun nødvendigt hvis den perifere enhed er for langsom, jf. afsnit 4.3 omhandlende hukommelsestiming. Hvis den perifere enhed er hurtig nok, kan DT ACK trigges direkte af AS, således at MPU en fortsætter med læse-/skrivecyklussen uden at generere waitstates.

37 4.2 Bus-interfacing Implementering af synkron og asynkron buskontrol Buskontrollen (synkron og asynkron) er implementeret i interrupt/buskontrol kredsen U D03, som dermed både håndterer interrupts samt synkron- og asynkron buskontrol. Ved indledning af en buscyklus vil PEEL kredsen først afgøre om der skal indledes en synkron eller asynkron overførsel. Hvis S_ACIA er sat, indledes en synkron overførsel ved at PEEL kredsen sætter V P A outputtet:!vpa = (!S_ACIA &!AS & VMA) S_ACIA er genereret af den perifere adressedekoder, som er en anden PEEL, forklaret i afsnit 4.4, som sætter S_ACIA når adresse 0h8XXXXX (adresserummet for ACIA kredsene) er defineret. Når MPU en reagerer på V P A og sætter V MA på PEEL kredsen, vil denne generere chip select til enten ACIA_COM eller ACIA_TS2 afhængig af A02, som definerer adressen hvorpå ACIA kredsene tilgåes, jf. memorymap, afsnit 4.3. Ligningen for denne operation ser således ud:!cs_ts2 = (!A2 &!S_ACIA &!AS &!VMA)!CS_COM = (A2 &!S_ACIA &!AS &!VMA) A20-A23, AS*, DS* MPU Perifer adressedekoder AS* A02 S_ACIA* CS_COM* VMA* DTACK* VPA* Interrupt/ buskontrol CS_TS2* Figur 4.4: Blokdiagram for interface elektronikken. Det asynkrone interface anvendes i diktafonen af systemets hukommelseskredse, samt de hurtige perifere enheder: Display, DAC og ADC. Jf. deres respektive afsnit, er alle enheder i diktafonen hurtige nok (på nær realtidsuret, som dog ikke er implementeret hardwaremæssigt) til at håndtere data, så waitstates ikke er nødvendige. Derfor kan DT ACK som udgangspunkt sættes samtidig med AS. DT ACK må dog ikke sættes når en synkron cyklus startes, da V P A og DT ACK i så fald vil blive sat samtidig. Derfor generes DT ACK som funktion af S_ACIA og AS således at DT ACK ikke sættes når ACIA kredsløbene (ACIA_COM og ACIA_TS2) adresseres. PEEL ligningen ser således ud:

38 28 Minimumsystem!DTACK = (S_ACIA &!AS) Read/write kredsløb Motorola processoren har ét ben til angivelse af læse- eller skrivecyklus, nemlig R/W benet. Dette ben er således lavt ved skrivecyklus og højt ved en læsecyklus og mellem busaktivitet. Hukommelseskredsene og realtidsuret er ikke kompatible med dette output, da de har to inputs, dedikeret til henholdsvis læsning og skrivning. Derfor konverteres R/W benet i U D02 til et R/W ben (RW_out) og et R/W ben (RW_inv). Altså er RW _inv inverteret i forhold til RW _out. Disse outputs er desuden kombineret med AS. Dette gøres for at sikre at de perifere enheder kun er sat til skrivning når en adresse er fuldt defineret (R/W benet kan være sat til skrivning før adressebussen er defineret). Ligningerne ser således ud: RW_inv = (!AS &!RW)!RW_out = (!AS &!RW) 4.3 Hukommelsehåndtering Som beskrevet i afsnit 2.5, er der på forhånd opstillet nogle krav til adresseringen af hukommelsen. Disse krav kommer bl.a. fra TS2-debugger/monitoren (TS2MON), der benyttes til debugging. Derfor er der først opstillet et memorymap, hvorefter det er bestemt hvilke hukommelseskredse der skal benyttes. Memorymappet kan ses på figur 4.5. På de laveste adresser er program-rom en placeret. Heri brændes det endelige program, der skal styre funktionerne af diktafonen. Under debugging er det her TS2MON ens software skal installeres, hvorved diktafonens software downloades i bruger-ram ene. Disse skal være placeret fra adresse 0h jf. de overordnede tekniske krav. Adresserne er beskrevet med sekscifrede hextal, dvs. i alt 24 bit, da de således dækker over MPU ens 24 adresseben jf. afsnit 4.1. Efter bruger-ram ene er de perifere enheder placeret. De forskellige enheder er placeret ud over et stort adresseområde, for at gøre adressedekodningen simplere. Ligeledes er de delt ud på UDS og LDS, som sammen med adressedekodningen er forklaret i afsnit 4.4. Grunden til at nogle enheder har flere adresser, skyldes at de har flere funktioner der skal kunne tilgåes, såsom læsning fra og skrivning til registre. Dette er beskrevet i hver af de perifere enheders respektive afsnit. Til sidst i adresseområdet er lager-ram ene placeret. I afsnit 2.4, er det valgt at der benyttes fire KM ramblokke til lagring af lyd, hvilket er svarende til 4 min og 22 sek lydoptagelse med en samplingsfrekvens på 8 khz.

39 4.3 Hukommelsehåndtering 29 Diktafon memory map Hex Binær UDS LDS 0h b Program ROM0 Program ROM1 128KiB 128KiB 0h03FFFF 0b h b Bruger RAM0 Bruger RAM1 0h13FFFF 0b KiB 512KiB 0h b Display Inst. Reg. 0h b Display Data reg. 0h b Tastatur 0h b Ur 0h50001F 0b Ur 0h b ADC 0h b DAC 0h b ACIA TS2 Control/Status 0h b ACIA TS2 Transmit/Receive 0h b ACIA COM Control/Status 0h b ACIA COM Transmit/Receive 0h b Lager RAM2 512KiB Lager RAM3 512KiB 0h9FFFFF 0b hA b Lager RAM4 512KiB Lager RAM5 512KiB 0hAFFFFF 0b Figur 4.5: MEMORYMAP: Placering af hukommelse og perifere enheder i forhold til adressen.

40 30 Minimumsystem Diktafonens software skal ligge i ROM ene, og MPU en skal altså derfor kun læse fra ROM en. Derfor er det kun nødvendigt at undersøge læsetiden for ROM en. Det vælges at undersøge Am29F010 kredsen, der er en 128 kb CMOS, flashhukommelse fra AMD [2]. Som bruger- og lager-ram benyttes samme RAM-kreds, og der skal både kunne læses og skrives til dem begge. Derfor bliver bruger-ram en ligesom lager-ram en, den tidligere valgte kreds, KM Dette er en 512 kb, CMOS RAM-kreds. Når der skal læses fra RAM ene foregår det på samme måde som med ROM ene. Derfor vil kun en af dem blive gennemgået. Et timingsdiagram for RAM-kredsens læsecyklus kan ses på figur 4.6. trc Address taa toh CS tco1 toe thz OE Data out High-Z tlz tolz Data Valid tohz Figur 4.6: Timingsdiagram for KM s læsecyklus. Hentet fra databladet [11]. Dette timingsdiagram skal holdes op mod MPU ens tider for at undersøge om der skal benyttes waitstates eller ej, når der læses fra disse hukommelseskredse. Dette kræver at data fra hukommelsen ligger klar inden for MPU ens læsecyklus. En læsecyklus tager i MPU en fire clockcyklusser, medregnet den tid det tager før MPU en kan løse en ny opgave. Dette sammenlignes med RAM-kredsens timingsdiagram og er vist på figur 4.7. CLK t cyc S0 S1 S2 S3 S4 S5 S6 S7 A23-A1 AS t CLAV t AVSL t SLCL CS DTACK t SLDL t SHDH DATA IN t CO t DICL Figur 4.7: Timingsdiagram med tider indsat fra MPU en og en hukommelseskreds under en læsecyklus. Tider og beskrivelser er angivet i tabel 4.1.

41 4.3 Hukommelsehåndtering 31 Tid Værdi [ns] Beskrivelse t cyc MHz clocksignal t CLAV Max. 62 Clock Low to Address Valid t AV SL Min. 30 Address Valid to AS Low t SLCL Max. 15 AS Low to CS Low t CO,RAM Max. 70 CS Low to Output (For RAM KM684000) t CO,ROM Max. 90 CS Low to Output (For RAM Am29F010) t DICL Min. 10 Data-In Valid to Clock Low t SLDL Max. 15 AS Low to DTACK Low t SHDH Max. 15 AS High to DTACK High Tabel 4.1: Tider tilhørende en læsecyklus for MPU en og en hukommelseskreds, jf. figur 4.7. t CO er opgivet for både RAM og ROM da læsningen foregår på samme måde, men med forskellige tider. Da der læses indenfor 3 clockcyklusser, kan der opstilles et udtryk for at undersøge om timingskravene er overholdt. 3 t cyc > t CLAV + t AV SL + t SLCL + t CO + t DICL (4.1) Da ROM-kredsen er langsommere end RAM-kredsen benyttes denne i udregningerne. Ifølge timingsdiagrammet på figur 4.7, skal der minimum være plads til at t DICL kan være 10 ns, da den tilpasser sig resten af tiderne. t CLAV, t SLCL og t CO er maximum værdier, og kan derfor ikke blive større, hvorimod t AV SL er en minimumværdi der kan komme så sent som under S3, jf. Clemens [6], s.224. På den baggrund udregnes der en maximal t AV SL. t AV SLmax = 1, 5 t cyc t CLAV 3 t cyc > t CLAV + 1, 5 t cyc t CLAV + t SLCL + t CO + t DICL 3 t cyc > 1, 5 t cyc + t SLCL + t CO + t DICL t cyc > t SLCL + t CO + t DICL 1, 5 t cyc > 76, 67 (4.2) Ifølge (4.2) overholder ROM en, og dermed RAM en, MPU ens læsecyklus uden der skal benyttes waitstates, da t cyc = 125ns Når det skal undersøges, om der kan skrives til RAM ene uden at benytte waitstates, optegnes der et timingsdiagram for MPU en og RAM-kredsens tider under en skrivecyklus. Dette ses på figur 4.8. Derefter benyttes en metode hvor MPU ens tider sammenlignes med kravene fra RAM-kredsens skrivecyklus. Til det opstilles der en tabel, hvor de forskellige tider holdes op mod kravene, for at se om der er overskud. Hvis alle tider giver et overskud i tiden, er det ikke nødvendigt med waitstates. Disse beregninger kan ses i tabel 4.2.

42 32 Minimumsystem t cyc S0 S1 S2 S3 S4 S5 S6 S7 S0 CLK t WC A23-A1 Address valid t AVSL t SL t SHAZ AS t AW t WR t CW CS t ASRV t RLSL t SL(W) t SHCH R/W fra MPU t AVRL t WP W/E t AS t DOSL t DH DATA OUT (MPU) Data valid t DW t SHDOI DTACK Figur 4.8: Timingsdiagram med tider indsat for MPU en og en hukommelseskreds under en skrivecyklus. Tider og beregninger er angivet i tabel 4.2. Hukommelses parameter Parameter i MPU termer Værdi [ns] Krævet [ns] Margin [ns] t W C t AV SL + t SL + t SHAZ = t CW t SL(W ) t W R t SHAZ t SHCH 40-15= t AW t AV SL + t SL + t SHCH = t AS t AV RL t W P t SL t ASRV + t SHCH = t DW t DOSL + t SL(W ) = t DH t SHDOI t SHCH 40-15= Tabel 4.2: Tider tilhørende en skrivecyklus for MPU en og en hukommelseskreds, se figur 4.8. MPU-termerne er hentet fra Motorola processorens datablad, på nær t SHCH der er den maksimale forsinkelse fra AS til CS i dette projekt. Denne forsinkelse kommer da