Henrik Schneider. 500W isolated EWiRaC PFC for pro audio

Transkript

1 Henrik Schneider 500W isolated EWiRaC PFC for pro audio Bachelorprojekt, januar 007

2 500W isolated EWiRaC PFC for pro audio Rapporten er udarbejdet af: Henrik Schneider Vejledere: Lars Petersen Bang & Olufsen ICEpower Michael A.E. Andersen Danmarks Tekniske Universitet Ole C. Thomsen Danmarks Tekniske Universitet Ørsted DTU Automation Danmarks Tekniske Universitet Elektrovej Bygning 6 DK-800 Kgs. Lyngby Danmark Tel: (+45) Fax: (+45) Udgivelsesdato: 6. januar 007 Klasse: (offentlig) Bemærkninger: Denne rapport er indleveret som led i opfyldelse af kravene for opnåelse af titlen Diplomingeniør på Danmarks Tekniske Universitet. Rapporten repræsenterer 5 ECTS point. Rettigheder: Henrik Schneider, 007

3 Abstract This bachelor s thesis covers design and construction of a new type of converter for PFC with the name EWiRaC which stands for Efficient Wide Range Converters. The work is done in co-operation with Bang & Olufsen ICEpower that wanted to test a 500 isolated version of the EWiRaC (I-EWiRaC) for use in professional audio equipment. I-EWiRaC is an AC-DC converter which is capable of operating in the universal voltage range (90-70Vrms) and is capable of both up- and down-conversion. The idea is that I- EWiRaC can be used as a single stage PFC converter because of the isolation and its conversion capabilities. The purpose of the thesis is primarily to investigate the potential of the I-EWiRaC in terms of efficiency and complexity together with meeting the requirements of EN for harmonic currents on the input. The Efficiency is kept high due to a solid design of the power components. Efficiency and complexity is optimized by analysing and testing of different control circuits. The control system makes PFC possible and controls the input current in proportion to the input voltage which lowers the harmonic currents on the input. A prototype is constructed to verify the capabilities of the I-EWiRaC by test and measurement. Measurements show that the prototype obtains a good power factor and meet the requirements of EN Measurements also show a high efficiency of 9% at the lowest input voltage which brings new hope to single stage PFC converters. The high efficiency is among other things obtained by a new and simple transformation of the control signal to the control of the transistors. This method has never been used by EWiRaC converters before. The report is written in a way that a random electro engineer can gain insights in design and construction of an I-EWiRaC.

4 Abstract 4

5 Resumé Dette bachelorprojekt omhandler design og konstruktion af en ny type PFC konverter med navnet EWiRaC, der står for Efficient Wide Range Converters. Arbejdet er udført i samarbejde med Bang & Olufsen ICEpower, der ønsker at afprøve en 500W isoleret version af EWiRaC en (I-EWiRaC) til brug i professionelt audio udstyr. I-EWiRaC en er en AC-DC konverter, der kan arbejde fra det universale spændingsområde (90-70Vrms), og som både kan op- og ned-konvertere. Ideen er at I-EWiRaC en kan bruges som en single stage PFC konverter på grund af isolationen og dens konverteringsegenskaber. Formålet med projektet er primært at undersøge I-EWiRaC ens potentiale i form af effektivitet og kompleksitet, samt at den skal overholde EN til harmoniske inputstrømme. Effektiviteten holdes høj ved et grundigt design og valg af effektkomponenter. Effektivitet samt kompleksitet optimeres ved analyse og afprøvning af forskellige reguleringkredsløb. Reguleringen muliggør PFC og styrer inputstrømmen så den bliver proportionel med inputspændingen, hvilket sænker de harmoniske inputstrømme. Der er konstrueret en prototype for at verificere I-EWiRaC ens egenskaber ved test og måling. Målinger viser, at prototypen opnår en god Power Factor og opfylder kravene fra EN Målinger viser også en høj effektivitet på 9% ved laveste indgangsspænding, hvilket bringer nyt håb for singlestage PFC konvertere. Den høje effektivitet opnås bl.a. på grund af en ny og simpel overførsel af reguleringssignalet til styring af transistorerne. Denne metode er aldrig før blevet anvendt af EWiRaC konvertere. Rapporten er skrevet på en måde, så en vilkårlig elektroingeniør kan få indsigt i design og konstruktion af en I-EWiRaC. 5

6 Resumé 6

7 Indholdsfortegnelse Abstract... Resumé... 5 Indledning Baggrund for bachelorprojekt... 9 Kravspecifikation... I-EWiRaC teori.... Virkemåde Praktisk implementering Power factor correction Design af effektkomponenter Ensretterbro Indgangsfilter Spolen Transistorer Transformatorer Output-dioder Output-kondensatorer Estimeret virkningsgrad Design af regulering UCC Dual PWM Logik Forsinkelser Printlayout Målinger EN EMC Effektivitet

8 Indholdsfortegnelse 8 Konklusion Resultater Perspektiver Videre arbejde...70 Referencer...7 A Paper til APEC B Beregninger i Mathcad...8 C Pspice diagrammer...97 D Vedlagt cd-rom med samlet materiale...0 8

9 Indledning Afhængig af hvilket land man befinder sig i, leverer el-nettet en 50 eller 60 Hertz AC spænding i området 90Vac-70Vac, også kaldet det universale spændingsområde. Strømforsyninger/konvertere, der tilsluttes el-nettet, bruger oftest en stor kondensator som filter efter en ensrettet indgangsspænding. Denne type filter trækker kun strøm, når netspændingen overstiger kondensatorens spænding, hvilket medfører at strømmen trækkes i små perioder nær netspændingens maksimum. Rms-værdien og det harmoniske indhold for strømpulserne er meget højere med dette filter, end hvis el-nettet blev belastet med en ren resistiv belastning, der medfører en sinusformet strøm i fase med indgangsspændingen. En metode til at få en konverter til at ligne en resistiv belastning er Power Factor Correction (PFC), som uddybes i et senere afsnit. Den Europæiske standard EN6000--, sætter grænser for indholdet af harmoniske strømme. Den tvinger konvertere i en vis effektklasse til at bruge metoder som PFC til AC/DC-konvertering, og derfor er industrien interesseret i udvikling inden for dette område. En typisk PFC løsning består af en AC-DC PFC boost konverter og en efterfølgende isoleret DC-DC konverter. Denne løsning kaldes en two-stage løsning, da der er to effekttrin. Forskere har i lang tid prøvet på at finde en single-stage løsning, men ingen har endnu været fuldt konkurrencedygtige. I 00 forskede ph.d-studerende Lars Petersen i dominerende PFC løsninger og opfandt som resultatet af sit arbejde en ny familie af PFC konvertere []. Den nye konvertertype fik navnet EWiRaC, der står for Efficient Wide Range Converters. En uisoleret prototype af EWiRaC en viste en forøgelse på - procent i effektiviteten ved lav indgangsspænding sammenlignet med PFC boost konverteren til det universale spændingsområde. EWiRaC en har yderligere den fordel, at den både kan op- og ned-konvertere indgangsspændingen, hvilket muliggør at en isoleret EWiRaC (I-EWiRaC) i teorien kan bruges som en konkurrencedygtig single-stage PFC konverter.. Baggrund for bachelorprojekt Da min første konverter stod færdigbygget efter et intenst ugers kursus i januar 006, søgte jeg et special-projekt inden for effektelektronik. Jeg fik en kort teoretisk introduk- 9

10 Indledning tion og en skitse af en I-EWiRaC, og lige siden har min målsætning været at konstruere en funktionel prototype. Udfordringen var, at dette aldrig var gjort før. Prototypen skulle bruges til at verificere I-EWiRaC ens potentiale i forhold til effektivitet og kompleksitet. Ud over at designe og vælge de grundlæggende effektkomponenter skulle der udvikles et simpelt kontrol system til styring af i alt seks transistorer. For mig var det også et spørgsmål om at studere konverterens virkemåde og opnå forståelse for nye begreber som f.eks. PFC. Rapporten er skrevet med baggrund i det omtalte specialprojekt, et praktikforløb hos Bang & Olufsen ICEpower og en eksamensperiode. Nedenstående oplyser om arbejdet i de enkelte perioder. Arbejde udført i specialprojekt ( uger): Litteratursøgning Design og simulering samt valg af komponenter PCB-layout og opbygning af prototype Test og målinger Udarbejdelse digest til APEC 007 Arbejde udført i praktikforløb (8 uger): Redesign, simulering og implementering af logisk kredsløb til prototype Redesign, simulering og valg af effektkomponenter til prototype Redesign og simulering af regulering til protype Nyt PCB-layout og opbygning af prototype Udarbejdelse af første udkast til paper Arbejde udført i eksamensperioden (0 uger): Test og målinger på prototype Forberedelse til APEC 007 Redesign af PWM Redesign og simulering af logisk kredsløb Målinger til EMC, EN600-- og virkningsgrad. Rapportskrivning Alt materiale i forbindelse med arbejdet, er samlet på en vedlagt cd-rom i appendiks C. 0

11 Kravspecifikation Kravene til I-EWiRaC en i tabel -afspejler en typisk PFC applikation, der arbejder fra en universal spænding og leverer en udgangsspænding, der ligger mellem minimum- og maksimum- indgangsspænding. Ved 500W er PFC en nødvendighed for at overholde EN6000--, og PFC konvertere arbejder typisk med en skiftefrekvens omkring 00KHz. Tabel -: Kravspecifikationer til I-EWiRaC Beskrivelse Forkortelse Værdi Indgangsspænding Vin 90Vac - 70Vac Udgangsspænding Vout 85Vdc Udgangseffekt Pout 500W Skiftefrekvens fsw 70KHz I-EWiRaC en skal leve op til de harmoniske strømbegrænsninger for Klasse A i EN standarten som gælder for audio udstyr og er vist i nedenstående tabel. Tabel -: Grænser for harmoniske strømme i EN standarden Ulige Lige Harmoniske Klasse A [ARMS] Klasse B [ARMS] Klasse C [% af grundtonen],,45 0 PF,4 5,4,7 0,9 7 0,77,55 7,0 9 0,40 0,60 5 0,50 0, 0,495 0,5 0, 0,5 0,96 5 n 9,5/n,75/n,85/n,08,6-4 0,4 0, , 0, n 40,84/n,76/n - - Klasse D [marms/w]

12 Kravspecifikation

13 I-EWiRaC teori Ideen bag EWiRaC en kommer fra boost konverteren. Det ses på figur -, at forskellen mellem de to konvertere ligger i, at spolen er seriel forbundet med en spændingskilde, der er koblet til udgangen via en parallelt forbundet strømkilde. Spændingskilden overfører dens tilegnede effekt til strømkilden og antager den reflekterede outputspændings værdi. Det ændrer voltsekundbalancen over spolen, og en ny overføringsfunktion gør konverteren i stand til at nedkonvertere. Denne metode kaldes the voltage source approach [,,, 5], og bruges den på en isoleret boost konverter opnås I-EWiRaC en. I- EWiRaC en har to spændingskilder, og det vil vise sig at den kan optimeres ved også at parallelkoble disse. Figur -: I-EWiRaC ens udvikling

14 I-EWiRaC teori. Virkemåde Spændingskilderne i den optimerede I-EWiRaC kan forbindes på tre forskellige måder, som vist på nedenstående figur, hvor V s =V s =V s. Figur -: Kobling af spændingskilder a) kortsluttet, b) parallel, c) seriel I-EWiRaC en er en såkaldt omskiftelig konverter og arbejder enten i step-up eller stepdown mode afhængig af forholdet mellem ind- og udgangs-spænding... Step-up mode (V IN < V OUT ) Hvis indgangsspændingen er under udgangsspændingen, skal konverteren arbejde i step-up mode. Det opnås ved skiftevis at kortslutte spændingskilderne og parallel forbinde dem. Hvis spændingskilderne kortsluttes vil spolestrømmen forøges, og hvis de parallel eller seriel forbindes vil den falde. Her udnyttes fordelen ved at parallelkoble spændingskilderne, da det resulterer i en lavere spænding over spolen i forhold til serielkobling. Dette kan kun lade sig gøre med den optimerede I-EWiRaC. 4

15 I-EWiRaC teori.. Step-down mode (V IN > V OUT ) Hvis indgangsspændingen er over udgangsspændingen skal konverteren arbejde i stepdown mode. Det opnås ved skiftevis at koble spændingskilderne parallelt og serielt. Hvis spændingskilderne kortsluttes eller parallelforbindes vil spolestrømmen forøges og serielforbindes de vil den falde. Her udnyttes igen fordelen ved at parallelkoble spændingskilderne, da det i denne mode resulterer i en lavere spænding over spolen i forhold til kortslutning.. Praktisk implementering Som det ses på nedenstående figur, implementeres spændingskilderne som transformere i en fuldbro-konfiguration. Denne konfiguration gør det muligt at koble spændingskilderne/transformerne, som beskrevet tidligere ved at styre transistorerne i bestemte skiftemønstre. Transformernes omsætningsforhold er i dette projekt :. Figur -: Fuldbro-konfiguration af I-EWiRaC en Inputtet til konverteren er den ensrettede netspænding, som vist på nedenstående figur. Figur -4: Ensretter 5

16 I-EWiRaC teori.. Step-up mode (V IN < V OUT ) På figur -5 ses transistorernes skiftemønster for denne mode, hvor transformatorernes to primærviklinger kortsluttes eller parallelforbindes. De kortsluttes ved at tænde alle transistorer, hvilket medfører at strømmen i spolen stiger, mens kondensatoren holder udgangsspændingen fast. En parallelforbindelse laves ved enten at tænde Q, Q 4, og Q 6 eller Q, Q og Q 5. Ved at skifte mellem de to mulige parallelkoblinger for hver anden skifteperiode vendes strømvejen i transformatorviklingerne. Dette bruges til at undgå mætning og sikre optimal udnyttelse af transformerens BH felt. Figur -5: Konverterens tilstande over to skifteperioder 6

17 I-EWiRaC teori På figur -6 ses konverterens vigtigste spændinger og strømme i CCM med en dutycycle på 0,5. Det ses, at transformeren arbejder med den halve skiftefrekvens, og at strømretningen skifter for hver anden skifteperiode. Ved at dele spolestrømmen ud på flere komponenter opnås et lavere stressniveau i begge modes. Det ses bl.a. på strømmen i transformatoren, som kun leder halvdelen af spolestrømmen i perioden (- d ) T, hvilket også har indflydelse på transistorerne og outputdioderne. I perioden d T sænkes transistorernes stressniveau ved at dele spolestrømmen i tre. Figur -6: Konverterens strømme og spændinger over to skifteperioder Denne modes overføringsfunktion er givet ved Vout Vin n = d (.) hvor n er transformerens omsætningsforhold og d er dutycyclen for step-up mode. Det svarer præcis til boost topologiens overføringsfunktion. 7

18 I-EWiRaC teori.. Step-down mode (V IN > V OUT ) På figur -7 ses transistorernes skiftemønster for denne mode, hvor transformatorernes to primærviklinger parallel- eller seriel-forbindes. De parallelforbindes på samme måde som i step-up mode, men på grund af det ændrede forhold mellem ind- og udgangsspænding vil strømmen i spolen denne gang stige med denne forbindelse. En serielforbindelse laves ved enten at tænde Q og Q 6 eller Q og Q 5 og får strømmen i spolen til at falde. I denne mode skiftes mellem begge forbindelser i hver anden skifteperiode, hvorved strømvejen vendes i transformerviklingerne!! "! "! Figur -7: Konverterens tilstande over to skifteperioder 8

19 I-EWiRaC teori På nedenstående figur ses konverterens vigtigste spændinger og strømme i CCM med en dutycycle på 0,5. Det ses, at transformeren også i denne mode arbejder med den halve skiftefrekvens, og at strømretningen skifter for hver anden skifteperiode. Figur -8: Konverterens strømme og spændinger over to skifteperioder Denne modes overføringsfunktion er givet ved Vout Vin n = d (.) hvor n er transformerens omsætningsforhold og d er dutycyclen for step-down mode. Denne overføringsfunktion muliggør nedkonvertering og medfører, at I-EWiRaC en kan undgå fænomenet inrush current. Dette er en fordel under opstart, og hvis tilsluttede kredsløb fejler. Da transformernes omsætningsforhold er : gælder følgende for den minimale udgangsspænding 9

20 I-EWiRaC teori 70V < Vout,min (.) Med 70Vrms kan I-EWiRaCen altså mindst levere omkring 90 VDC på udgangen. Da der ifølge kravspecifikationen skal leveres 85VDC på udgangen testes den konstruerede prototype ikke med mere end 55Vrms. Nedenstående ses overføringsfunktioner for begge modes som funktion af dutycyclen. Det ses at dutycyclen ændrer sig 00% i det øjeblik modeskiftet indtræffer og det komplicerer PWM genereringen. Figur -9: Overføringsfunktioner for begge modes. Power factor correction Power factor (PF) er defineret som forholdet mellem aktiv og tilsyneladende effekt. PF = Aktiv effekt Tilsyneladende effekt = I I, RMS Total, RMS cos( ϕ) (.4) Den tilsyneladende effekt kan ikke bliver lavere end den aktive effekt, og derfor er PF et dimensionsløst tal mellem 0 og. Den aktive effekt er i stand til at udføre et stykke arbejde, hvorimod den tilsyneladende effekt bestemmer, hvor meget strøm der trækkes til en given belastning. Det ville være 0

21 I-EWiRaC teori optimalt hvis PF=, da de to effekter vil være lige store og elselskabet ikke skal levere mere energi, end der er brug for. Det ses fra ligning (.4), at PF er afhængig af forholdet mellem den fundamentale og den totale mængde af harmoniske strømme samt faseforskydelsen mellem den fundamentale strøm og spænding. Power factor correction (PFC) går ud på at opnå en PF på ved at kontrollere de harmoniske strømme og faseforskellen. Den simpleste måde at kontrollere de harmoniske strømme er ved at placere et filter, der kun lukker strømme med samme frekvens som spændingen igennem (50 eller 60Hz). Faseforskydelsen kan kompenseres med kondensatorer eller spoler. Denne metode er dyr og bruger udelukkende passive komponenter, og det er grunden til, at den kaldes for passiv PFC. En anden metode kaldes aktiv PFC og her byttes filtret typisk ud med en boost SMPS, der kan forme indgangsstrømmen, så den bliver proportionel med indgangsspændingen. Den metode bruges ofte i praksis, og de fleste konvertere med PFC kan automatisk arbejde fra det universale AC spændingsområde. I-EWiRaC en er designet til at virke som en aktiv PFC konverter, men kan også klare nogle af den efterfølgende konverters opgaver som isolation og nedkonvertering. Dette gør den i stand til at virke som en single stage PFC konverter, men da det er en PFC konverter vil der være en rippel på udgangen, der svarer til den dobbelte netfrekvens. På nedenstående figur, ses en måling af power factor på prototype ved 90Vrms og 00W. Figur -0: Strøm mod spænding ved Vin=90V og Pout=00W

22 I-EWiRaC teori

23 4 Design af effektkomponenter Effektkomponenterne designes efter konverterens worst-case tab. Tabet er størst ved 90Vrms på indgangen og 500W på udgangen, hvilket gør beregningerne simplere da I- EWiRaC en kun befinder sig i step-up mode. Beregninger for effekttabene ved højeste indgangsspænding findes i appendiks B. Med tanke for sammenligning er komponenterne så vidt muligt valgt magen til dem i Lars Petersens prototype af den uisolerede EWiRaC. Komponenterne er designet i matematikprogrammet Mathcad. Til at starte med defineres grundlaget for konverterdesignet. fs := 70kHz Ts := Ts = s fs fg := 50Hz Tg := Tg = 0.0 s fg Uin_rms:= 90V ( 4.5) Uhat := Uin_rms Uhat = 7.79 V Uout := 85V Pin_rms:= 550W Pout := 500W For at gøre designet mere troværdigt, estimeres et samlet effekttab på 50W i konverteren. Det medfører, at den estimerede virkningsgraden bliver

24 Design af effektkomponenter Pout Pin_rms = ( 4.6) En virkningsgrad på ca.90 % er, hvad der kan forventes af en typisk two stage PFC konverter. I-EWiRaCen designes til at arbejde i CCM med en fast skiftefrekvens på 70kHz. For at lette beregningerne antages det, at indgangs-strøm og -spænding er konstant i løbet af en periode af skiftefrekvensen. Antal skift på en halv netperiode N bliver N fs := N = 700 ( 4.7) fg Øjebliksværdien for spænding, strøm og dutycycle over en halv netperiode varierer for hver skifteperiode. Disse defineres derfor som funktion af n skifteperioder fra n= til n=n. Uin( n) := Uhat sin n N π Iin( n) := Pin_rms sin n Uhat N π ( 4.8) D( n) := Uhat Uout sin n N π Indgangsstrømmen bliver brugt i mange udregninger, og derfor udregnes den til at starte med. Pin_rms Iin_rms:= Iin_rms= 6. A Uin_rms Iin_peak:= Iin_rms Iin_peak = 8.64 A ( 4.9) Iin_av:= Iin_peak Iin_av 5.50 A π = 4

25 Design af effektkomponenter 4. Ensretterbro På figur 4- vises et diagram fra Pspice af en ensretter der består af fire dioder. Kun to af dioderne leder ad gangen og derfor kan tabet i ensretteren udregnes som det samlede tab for to dioder. 4 Diodebro IN_AC - + Figur 4-: Pspice-diagram af ensretter Tabet i en diode udregnes med den generelle formel P D RD I D, RMS + VD, th I D, avg = ( 4.0) Hvor R D er diodens dynamiske modstand, og V D,th er spændingen over dioden i det øjeblik, den begynder at lede. Den valgte ensretter er en GBU8J som er en 40Vrms og 8Aavg diodebro med diodeegenskaberne Rd := 0 0 ohm Vd_th := 0.75V ( 4.) Strømmen i dioderne er lig med indgangsstrømmen, og det samlede tab bliver ( ) Prectifier:= Rd Iin_rms + Vd_th Iin_av Prectifier= W ( 4.) Det viser sig, at ensretteren er skyld i det største tab for en enkelt komponent. Der gøres dog intet ved at finde en bedre ensretter, da GBU8J også blev brugt på Lars Petersens prototype, og grundlaget for sammenligning ville forvrænges. 4. Indgangsfilter På figur 4- vises et diagram fra Pspice af indgangsfiltret, som er placeret efter ensretteren. 5

26 Design af effektkomponenter 4 Diodebro - + IN_AC TF TF C C4 0n 470n *.7mH *.7mH 4 4 Figur 4-: Pspice diagram over indgangsfilter efter ensretter Tabet i filteret består hovedsageligt af ledetab i common mode spolerne, der hver især har en modstand på m!. Det samlede ledetab bliver Rcho := 0.0ohm Pemi := Iin_rms Rcho Pemi =.64 W ( 4.) 4. Spolen Spolen vælges til 00uF og realiseres med ringkernen ms fra Group Arnold med egenskaberne Al := F Ad :=.mm Ac :=.99cm Ve :=.7cm Al er permeansen, Ad er ringkernens indre diameter, Ac er ringkernens tværsnitareal og Ve er ringkernens volumen. 4.. Dimensionering af spolen Antallet af vindinger udregnes til L turns:= turns = 47.4 ( 4.4) Al For at bestemme tykkelsen på kobbertråden udregnes spolens indre omkreds. Oinner:= Ad π Oinner = 0.07 m ( 4.5) Herefter findes den maksimale diameter på kobbertråden. 6

27 Design af effektkomponenter Oinner dmax := dmax =.495 mm ( 4.6) turns Antallet af vindinger blev valgt til 49, og kobbertrådens diameter blev valgt til,06mm. Induktansen blev målt til 06uF ved 70kHz og havde en dc-modstand på 76m!. 4.. Kernetab Tabet i spolen består bl.a. af et kernetab pr. volumen der defineres som Pfe Ve n m B f = k ( 4.7) Brel frel Formel (4.7) har samme form som ligningen for en ret linje i et dobbeltlogaritmisk koordinatsystem. For alle kernematerialer findes typisk et diagram over tab pr. volumen, som funktion af fluxdensiteten. Dette diagram vises på figur 4-, og bruges sammen med formel (4.7) til at udregne kernetabet. Figur 4-: Kernetab pr. volumen som funktion af fluxdensiteten Når kernetabet skal udregnes, er det vigtigt at kende den maksimale fluxdensitet. Derfor udregnes ringkernens fluxdensitet for hver skifteperiode. 7

28 Design af effektkomponenter deltab( n) delta_b := := Uin( n) D( n) Ts for turns Ac n.. N flux n deltab( return flux ( 4.8) Fluxdensiteten plottes som funktion af skifteperioderne over en halv netperiode. n :=.. N 0.04 delta_b n n Den maksimale fluxdensitet aflæses til 4mT, og nu kendes spolens arbejdsområde. I dette arbejdsområde kan der aflæses nogle værdier på figur 4- til linearisering af kernetabet pr. volumen som funktion af fluxdensiteten ved 70kHz. Det første punkt aflæses ved 40mT og 50kHz, hvorefter k fra formel (4.7) bestemmes n m mw 40mT 50kHz mw 5 = k k 5 = ( 4.9) cm 40mT 50kHz cm Det næste punkt aflæses ved 40mT og 00kHz, hvorefter m bestemmes mw 40 cm mw 40 log cm mw 5 n m mw mt khz ( 4.0) = 5 =,4 m cm cm 40mT 50kHz 00kHz log 50kHz = Det sidste punkt aflæses ved 0mT og 50kHz, hvorefter n bestemmes. 8

29 Design af effektkomponenter mw 4 cm mw 4 log cm mw 5 n m mw 0 50 mt khz ( 4.) = 5 =,85 m cm cm 40mT 50kHz 0mT log 40mT = Til sidst summeres effekttabet for hver enkelt skifteperiode og over en halv netperiode. Pfe := N N n = mw Ve 5 cm deltab( n) 0.04 tesla.85 fs 50 khz.4 ( 4.) Pfe = 0.95 W 4.. Ledetab Tabet i spolen består også af et ledetab og det bliver Pcu := Iin_rms Rdc Pcu =.76 W ( 4.) 4..4 Samlet tab Det samlede tab i spolen bliver Ptot := Pfe + Pcu Ptot =.688 W ( 4.4) 4.4 Transistorer Valget af transistorer faldt på STP0NM50, som er en 500V og 0A transistor i et TO- 0 hus. Udregninger for dens storebror STW45NM50 som er en 500V og 45A transistor i et TO-47 hus findes i appendiks B Ledetab Tabet i en transistor består bl.a. af et ledetab, og det defineres som Pconduction = Rds _ on Irms ( 4.5) 9

30 Design af effektkomponenter Rds_on er transistorens on-modstand, og den afhænger af den statiske modstand, som er bestemt af gatespændingen og en normaliseret faktor for en given temperatur. Den statiske on-modstand aflæses i databladet til,7! ved,arms som vist på figur 4-4. De,Arms er udregnet til at være den største rms-strøm i de hårdest belastede transistorer som er nr. og 4. Figur 4-4: Statisk Drain-souce on-modstand Den normaliserede faktor for on-modstanden i forhold til temperaturen er aflæst ved 00 grader Celsius til,75 som vist på figur 4-5. Figur 4-5: Normaliseret on-modstand vs. temperatur On-modstanden udregnes til Rds_on := Rds_static Rds_norm Rds_on = 0.0 Ω ( 4.6) 0

31 Design af effektkomponenter Herefter udregnes rms-strømmen og det samlede ledetab med følgende formel. Psw_conduction:= for i.. for n,.. N tmp n Iin( n) D( n) + Iin( n) tmp n Iin( n) D( n) for n, 4.. N ( D( n) ) tmp n Iin( n) D( n) tmp n Iin( n) D( n) + Iin( n) ( D( n) ) N IQ i N n = N IQ i N n = res i 4 Rds_on i return res tmp n tmp n ( IQ i ) + Rds_on i ( ) IQ i ( 4.7) Den yderste for-løkke kører to gange igennem og sørger for at der bliver regnet på begge typer af transistorer. De næste to for-løkker sørger for, at udregne strømmen gennem hver enkelt transistor. Den ene for-løkke tager sig af de ulige skifteperioder og den anden af de lige. Tmp variablen ender med at indeholde den aktuelle strøm i anden potens for transistor,,5 og 6. Tmp ender med at indeholder den aktuelle strøm i anden for transistor og 4. Herefter regnes tmp og tmp om til rms-strømme og sættes henholdsvis lig med IQ og IQ. Til sidst udregnes det samlede ledetab for alle seks transistorer. Ledetabet for STP0NM50 bliver Psw_conduction =.04 W ( 4.8) og ledetabet for STW45NM50 bliver Psw_conduction = 5.96 W ( 4.9) Den store forskel skyldes, at STW45NM50 er en større transistor og derfor har en lavere on-modstand. Forskellen udlignes dog med skiftetabet.

32 Design af effektkomponenter 4.4. Skiftetab Tabet i en transistor består også af et skiftetab. På figur 4-6 ses en mosfet og dens indog ud-koblingsforløb. Miller kapaciteten holder drainspændingen fast, indtil den fulde strøm løber gennem mosfeten, hvilket resulterer i et tab i både ind- og udkoblingsforløbet. Figur 4-6: Mosfet ind- og ud-koblingsforløb Energien der bruges under ind- og ud-kobling danner to trekanter og udregnes som arealet under disse. Energien udregnes og omregnes til effekt med følgende formel. Psw_switching := for i.. N fs Pturn_on i N n = N fs Pturn_off i N n = res i Pturn_on i + Pturn_off i return res ( ) 6 Iin( n) Ugate i Uth i Qgd i 0.5 Uout Rg i Ciss i ln Iin( n) + Iin( n) Ugate i Uth i Ugate i Uth i g i g i Iin( n) 0.5 Uout Rg i Iin( n) g i Qgd i + Uth i Iin( n) Uth i + g i + Ciss i ln Uth i ( 4.0) For-løkken kører to gange og sørger for,at der bliver regnet på begge typer transistorer. Først udregnes indkoblingstabet og derefter udkoblingstabet. Herefter udregnes det samlede skiftetab. Alle de ukendte variabler er i databladet fundet til:

33 STP0NM50 Rg Design af effektkomponenter := 0ohm Ugate := 0V Qgd := C Ciss := 480pF g := 0S Uth := 4V Skiftetabet for STP0NM50 bliver Psw_switching =.84 W Psw_total:= Psw_conduction og det samlede tab udregnes til ( 4.) Psw_tot := Psw_conduction + Psw_switching Psw_tot = W ( 4.) Skiftetabet for STW45NM50 bliver Psw_switching = 6.4 W ( 4.) og det samlede tab udregnes til Psw_tot := Psw_conduction + Psw_switching Psw_tot =.0 W ( 4.4) Da der ikke er den store forskel på effektiviteten, vælges STP0NM50, da den er billigst. Prisen er selvfølgelig vigtig at tænke på, når der i alt skal købes seks transistorer. 4.5 Transformatorer For at finde en passende størrelse spoleform er der blevet regnet på RM8, RM0 og RM. Hver spoleform er blevet testet med de fire forskellige kernematerialer N4, N67, N87 og C90. I dette afsnit gennemgås beregninger for RM med kernematerialet C90, som blev valgt til prototype nr.. RM har følgende egenskaber: Ac := 5 mm Vc := 840 mm Wa := 7 mm le := 6mm hwa := 4.6mm Rth := 5 Tretallet bag betegnelserne betyder at det er den tredje spoleforms egenskaber. Ac er kernearealet, Vc er kernevolumen, Wa er spoleformens vindingsareal (vinduesareal), le er den gennemsnitlige omkreds pr. vinding, hwa er højden på vindingsarealet og Rth er den termiske modstand i ºC/W.

34 Design af effektkomponenter 4.5. Kernetab Tabet i en transformer består bl.a. af et kernetab, der defineres på samme måde som i formel (4.7) for spolen. På figur 4-7 ses et diagram over kernetab pr. volumen som funktion af fluxdensiteten for C90. Denne gang vælges en anden metode til at aflæse kenetabet pr. volumen ved transformatorens skiftefrekvens, som er 5kHz. Figur 4-7: Kernetab pr. volumen som funktion af fluxdensiteten Der tegnes en lige linje ved 5kHz efter bedste evne. Herefter aflæses værdier fra transformatorens fluxområde. De fleste materialer går i mætning ved en fluxdensitet på over 00mT. Derfor vælges det at aflæse ved 00mT og 00mT. Det første punkt aflæses ved 00mT og 5kHz, hvorefter k bestemmes n m mw 00mT 5kHz mw 0 = k k 0 = ( 4.5) cm 00mT 5kHz cm Det næste punkt aflæses ved 00mT og 5kHz, hvorefter n bestemmes 4

35 Design af effektkomponenter mw 5 cm mw 5 log cm mw 0 n m mw 00 5 mt khz ( 4.6) = 0 = n cm cm 00mT 5kHz 00mT log 00mT = Kernetabet over en halv netperiode udregnes med formlen Pfe_RM 4 := for turns.. max_turns N Pfe_RM turns N n = return Pfe_RM mw 0 Vc deltab( n) cm DbB ( 4.7) For at finde det mest egnede antal vindinger testes der med helt op til 00 vindinger. max_turns:= 00 ( 4.8) 4.5. Ledetab Transformatorerne deler strømmen i to og leder kun i perioden (-D). Rms-strømmen i transformatoren bliver N Itrafo_rms N Iin( n) := ( D( n) ) Itrafo_rms=. A ( 4.9) n = De følgende variabler bruges til at udregne modstanden for en vikling. Fyldfaktor Ku := 0.6 Procent af viklingsareal alpha := 0.5 Specifik kobbermodstand rho := 0 9 ohm m ( 4.40) Ledetabet udregnes med formlen 5

36 Design af effektkomponenter Pcu_RM := for turns.. max_turns Aw Rcu alpha Ku Wa turns rho turns le Aw ( 4.4) Pcu_RM turns Rcu Itrafo_rms return Pcu_RM Der testes med op til 00 vindinger. Først udregnes Aw som er kobbertrådens tværsnitsareal. Herefter udregnes Rcu som er hele viklingens modstand. Til sidst udregnes ledetabet Samlet tab Det samlede tab udregnes med formlen Ptot_RM 4 := Pfe_RM 4 + Pcu_RM ( 4.4) På figur 4-8 ses resultatet af tabsberegningerne for en RM transformator med de fire forskellige kernematerialer. Fordelen ved at teste flere materialer ses tydeligt i dette tilfælde ved, at tabet varierer tæt på en faktor fra det bedste til det dårligste materiale. Det viser sig at C90 er det bedste materiale til samtlige spoleformer, og det ses på figur 4-8d at der kan opnås et tab på,w pr. transformator med 5 vindinger pr. vikling med en RM spoleform. 6

37 Design af effektkomponenter turns := ( Pcu_RM) turns ( Pfe_RM ) turns ( Pcu_RM) turns ( Pfe_RM ) turns ( Ptot_RM ) turns ( Ptot_RM ) turns turns turns ( Pcu_RM) turns ( Pfe_RM ) turns ( Pcu_RM) turns ( Pfe_RM 4 ) turns ( Ptot_RM ) turns ( Ptot_RM 4 ) turns turns turns Figur 4-8: Tab i transformer med materialerne a) N4, b) N67, c) N87, d) C90 På figur 4-9 ses tabene for en transformer med kernematerialet C90 og de forskellige RM spoleformer. ( Pcu_RM8) turns ( Pfe_RM8 4 ) turns ( Pcu_RM0) turns ( Pfe_RM0 4 ) turns ( Ptot_RM8 4 ) turns ( Ptot_RM0 4 ) turns turns turns ( Pcu_RM) turns ( Pfe_RM 4 ) turns ( Ptot_RM 4 ) turns turns Figur 4-9: Tab i transformer med spoleformerne a) RM8, b) RM0, c) RM 7

38 Design af effektkomponenter Valg af spoleform er tit et spørgsmål om krav til massefylde kontra effektivitet. Til en Bang & Olufsen forstærker er massefylden nok vigtigere end små ændringer i effektiviteten. Uanset hvad der vægter højest skal der i valget også tages hensyn til temperaturstigninger. Nedenstående viser en udregning af RM s maksimale temperatur i grader celsius med 5 vindinger. Tamb:= 5 Tmax_RM:= Rth.+ Tamb Tmax_RM= 55 ( 4.4) Den maksimale temperatur i grader celsius for alle spoleformerne bliver Tmax_RM8 = 44. Tmax_RM0 = 8.4 ( 4.44) Tmax_RM = 55 RM0 virker som et oplagt valg, da den holder sig et godt stykke under 00 grader celsius. Men en senere undersøgelse af transformatoren viste at RM0 kernen ville bliver for varm ved højere spændinger på indgangen. På figur 4-0 ses tabet i en RM kerne med C90 med 55Vrms på indgangen. ( Pcu_RM) turns ( Pfe_RM 4 ) turns ( Ptot_RM 4 ) turns turns Figur 4-0: Tab i transformer med 55Vrms på indgangen. Hvis der bruges 5 viklinger, vil det totale tab være,w, og temperaturen i grader celsius bliver Tmax_RM:= Rth. + Tamb Tmax_RM = 0.5 ( 4.45) 8

39 Design af effektkomponenter Et godt kompromis er 50 vindinger, da det vil resultere i et tab på.9w i begge tilfælde, og temperaturen i grader celsius bliver Tmax_RM:= Rth.9 + Tamb Tmax_RM = 7.5 ( 4.46) Et kompromis for RM0 kernen resulterer i et tab på.9w ved høj indgangsspænding og temperaturen i grader celsius bliver Tmax_RM0:= Rth.9 + Tamb Tmax_RM0 = 4 ( 4.47) 4.6 Output-dioder Valget af outputdioder faldt på STTH806 som er en tandem 600V diode i et TO0 hus. Tabet i en enkelt diode udregnes med den generelle formel defineret i (4.0). Dioderne har følgende egenskaber: Vd_th :=.V Rd := 0.075Ω ( 4.48) Dioderne deler strømmen i to og leder kun for hver anden skifteperiode. Rms-strømmen bliver I_diode_rms:= I_diode_rms = for n,.. N tmp n Iin( n) for n, 4.. N tmp n 0 res return res.65 A N N n = ( tmp n ( 4.49) 9

40 Design af effektkomponenter Gennemsnitsstrømmen bliver. I_diode_av:= I_diode_av = for n,.. N tmp n Iin( n) ( D( n) ) for n, 4.. N tmp n 0 N res N n = return res 0.74 A tmp n ( 4.50) Det samlede tab for samtlige 8 dioder bliver Pd_tot := Pd 8 Pd_tot = 9.65 W ( 4.5) 4.7 Output-kondensatorer Valget af outputkondensatorer faldt på to 50V elektrolytter på 680uF. En kondensators rms-strøm bliver Ic_rms := Id_rms Id_avg Ic_rms =.474 A ( 4.5) Kondensatoren har en ESR på 0m!, og det samlede ledetab bliver ( ) Pc_tot := Rc Ic_rms Pc_tot = W ( 4.5) 4.8 Estimeret virkningsgrad Det samlede worst case tab for alle effektkomponenter vises i nedenstående tabel. Tallene kan bruges til at vælge komponenter og til at finde ud af, hvilke komponenter der er hårdest belastede. Det skal tilføjes, at der ikke er arbejdet på at optimere konverteren eller estimere virkningsgraden med særlig stor nøjagtighed. 40

41 Design af effektkomponenter Tabel 4-: Tab i effektkomponenter Komponent Type Tab Ensretter GBU8J 9,75W EMI-filter.7mH,64W Spole ms ,69w Mosfets 6 STP0NM50 5,86W Transformatorer RM,8W Dioder 8 STTH806TTI 9,7W Kondensator *680uF 0,57W Total 44,68W Den estimerede virkningsgrad ved 90Vrms og 500W bliver 500W 544,68W = 9,8% ( 4.54) Hvilket ligger meget tæt op af den målte der var 9.%. Da I-EWiRaC en er den første af sin slags er det vigtigt at kontrollere teori med praksis, især ved højere spændinger, hvor beregningerne for I-EWiRaC en bliver mere komplekse Den estimerede virkningsgrad ved 55Vrms og 500W er 96, % og den målte var 96. %, og det tyder på at designet er i orden. 4

42 Design af effektkomponenter 4

43 5 Design af regulering Dette afsnit beskriver først reguleringens grundlæggende funktionalitet, hvorefter de enkelte delelementer beskrives mere dybdegående. Regulering skal sørge for, at udgangsspændingen holdes konstant ved 85Vdc, og at indgangsstrømmen holdes proportional med indgangsspændingen. Den består af fire blokke, som er vist på figur 5-. Figur 5-: Blokdiagram for reguleringen 4

44 Design af regulering Blok : UCC87 er en PFC IC fra Unitrode, der gør brug af average current mode control. Den opnår en næsten perfekt power factor ved at føde en intern PWM generator med et kontrolsignal, der tvinger den ønskede strøm. UCC87 er ikke beregnet til en skiftende dutycycle som I-EWiRaC en kræver for at fungere. Derfor fødes kontrolsignalet i stedet til en ekstern dual PWM generator, der bruges til at opnå den ønskede dutycycle og som tvinger den ønskede strøm. Blok : Dual PWM generatoren består af en savtakket spænding, der er dcforskudt oven på en anden savtakket spænding som vist på figur 5-. Ved at sammenligne kontrolsignalet fra UCC87 med den nederste savtak, dannes et PWM signal kaldet PWM LOW. Dette signal bruges til at bestemme dutycyclen i step-up mode. Det PWM signal, der dannes ved at sammenligne det samme kontrolsignal med den øverste savtak, kaldes PWM HIGH og bestemmer dutycyclen i step-down mode. Når kontrolsignalet flytter sig fra den ene savtak til den anden skifter dutycyclen 00%, idet sammenligningen går fra toppen til bunden af en savtak eller omvendt. Blok : Logikken skal ud fra dual PWM signalerne sørge for at transistorerne styres i et ønsket mønster, der svarer til konverterens konverteringsmode. For at gøre styringen så billig og simpel som mulig, implementeres logikken med cmos IC er af typen AC74XX. Blok 4: Drivere er en naturlig del af reguleringen og danner bro mellem logikkens småsignaler og transistorerne. 5. UCC87 UCC87 bruger to tilbagekoblinger til at opnå PFC. Den ene tilbagekobling bruger inputspændingen som reference til at kontrollere inputstrømmen. Denne kobling skal være hurtig (omkring khz) for at forme inputstrømmen øjeblikkeligt, som det ville være tilfældet med en resistiv belastning. Den anden kobling skal være meget langsommere (omkring 0Hz), og bruger udgangsspændingen som reference til at kontrollere indgangsstrømmens amplitude. På den måde opnås den gennemsnitsstrøm, der kræves for at holde udgangsspændingen konstant. Boost topologien (og deraf også I- EWiRaC en) har den fordel, at inputtet er relativt jævnt i CCM på grund af, at spolen er placeret lige ved indgangen. Dette medfører et mindre filter og god placering til den strømmålemodstand, der benyttes som reference til den øjeblikkelige inputspænding. På figur 5- vises et blokdiagram over UCC87. Den del som er indenfor den røde markering, bliver brugt til at skabe kontrolsignalet og resten bliver ikke brugt. 44

45 Design af regulering Figur 5-: Blokdiagram over UCC Pspice diagram Nedenstående Pspice diagram viser implementeringen af UCC87. Signalet OP- TO_OUT er tilbagekoblingen af outputspændingen. Desværre opstod der problemer med at implementere optocoubleren, og derfor blev udgangsspændingen tilbagekoblet uden galvanisk isolation. R_SENSE IN_PFC Rf _i 0k R6.9k Cz_i.8n R7 90k Cp_i 90p R8 90k GND_UCC C9.u C0 u R0 R9.9k J CON OPTO_OUT GND_UCC 6 GND DRVOUT PKLMT VCC 5 4 CAOUT CT CAI SS MOUT RT IAC VSENSE VAOUT OVP/EN 0 9 VFF VREF R5 R49 0 C4 00n C5 n R 9.k C7 00n DISABLE GND_UCC k GND_UCC R6 k k V_CONTROL Q7 0k R7 BC857_ C5 u GND_UCC Figur 5-: Pspice diagram over UCC Beregninger Der er masser af matematik og reguleringsteknik bag implementering af UCC87, og derfor har nogle af de firmaer, der sælger PFC IC er valgt at lægge regneark ud på Internettet for den enkelte IC. Da der ikke var en sådan service tilgængelig for UCC87, er alle beregninger udført i matematikprogrammet Mathcad i overensstemmelse med udregninger i databladet for UCC87[4]. Udregningerne findes i appendiks B. 45

46 Design af regulering 5. Dual PWM I-EWiRaC en er en AC-DC konverter til universel brug. I takt med at indgangsspændingen varierer, er det nødvendigt for konverteren at ændre sin konverteringsfaktor, så den kan levere en kontrolleret DC-spænding på udgangen. Dette gøres ved at ændre dutycyclen som bestemmes af PWM generatoren. På figur 5-4 ses dutycyclen, som funktion af konverteringsfaktoren. Vin < Vout M(d) Conversion ratio Vin > Vout M(d) Duty-cycle Figur 5-4: Dutycycle som funktion af konverteringsfaktoren. Når konverteringsfaktoren krydser værdien, svarer det til at konverteren skifter mode, hvilket får dutycyclen til at skifte 00%. UCC87 understøtter ikke den form for PWM generering, men ved at sammenligne UCC87 s kontrol signal med to savtaksramper kan den ønskede dutycycle opnås. Denne metode kaldes her for dual PWM, da der i praksis fås to PWM signaler i stedet for ét. 5.. Eksempler på generering af dual PWM I det følgende afsnit gennemgås nogle eksempler på generering af PWM signalerne. I det første eksempel tilsluttes konverteren i Danmark, hvor netspændingen er omkring 0Vrms. Det vil sige, at indgangsspændingen på et tidspunkt vil blive højere end outputspændingen, og konverteren vil derfor arbejde i begge konverteringsmodes. På figur 5-5 udgør de grønne markeringer den momentale værdi for henholdsvis inputspændingen, konverteringsfaktoren og kontrol signalet fra UCC87. Det ses, at den ønskede dutycycle i forhold til konverteringsfaktoren kan opnås med den omtalte dual PWM generator. 46

47 Design af regulering Figur 5-5: Dual PWM generering i begge modes 47

48 Design af regulering I det næste eksempel tilsluttes konverteren i USA, hvor netspændingen er omkring 0Vrms. Det vil sige, at indgangsspændingen altid vil være mindre end outputspændingen, og konverteren vil derfor kun arbejde i step-up mode. På figur 5-6 ses det, at der kun dannes et PWM low signal da konverteringsfaktoren aldrig krydser værdien. Figur 5-6: Dual PWM generering i step-up mode 5.. Valg af metode Når de to savtakker skal implementeres, er det umuligt at få den DC-forskudte savtak placeret lige præcis oven på den anden på grund af komponentvariationer. De to savtakker må derfor enten vælges til at have et mellemrum eller overlappe hinanden. Det er nødvendigt at kompensere i designfasen, så en lille variation i komponent værdierne ikke ændrer det valgte. Begge metoder er testet og vil blive gennemgået i dette afsnit. Vælges metoden med mellemrum, som vises på figur 5-7, vil der ikke dannes nogen PWM signaler i mellemrummet. Denne metode kaldes her for dual PWM. Figur 5-7: Dual PWM med mellemrum 48

49 Design af regulering Dual PWM blev ikke afprøvet før sent i eksamensprojektet, da den i første omgang ser ud til at kunne ødelægge reguleringen, på grund af manglende PWM signaler. Metoden var heller aldrig før blevet brugt til styring af EWiRaC er. Vælges metoden med overlap, som vises på figur 5-8, dannes to PWM signaler i overlappet. Denne metode kaldes her for Dual PWM. Figur 5-8: Dual PWM med overlap I lang tid blev det forsøgt at styre I-EWiRaCen ud fra de to PWM signaler i perioden med overlap. Dette blev gjort for at skabe en simpel og gnidningsfri overgang fra én mode til en anden, men det viste sig at det var knap så gnidningsfrit. Det bevirkede, at konverteren måtte skifte mellem alle tre koblinger for transformatorerne i overlappet og styringen af transistorerne kunne ikke følge med. Det forsagede derfor ustabilitet, forvrængning af power factor og lav effektivitet. Et forslag til forbedring var at indbygge noget hysterese, der i perioden med overlap valgte det ene eller det andet PWM signal fra, afhængig af kontrolsignalets retning. Det var under udarbejdelse af dette system, at dual PWM blev revurderet. Da kontrolsignalet fra UCC87 varierer proportionalt med indgangsspændingen vil signalet kun befinde sig i mellemrummet i en kort tidsperiode. Fordi transistorerne parallelforbindes i perioden med mellemrum, vil spændingen over spolen blive Vin-Vout. Det betyder, at strømmen i spolen stiger eller falder langsomt, da de to spændinger næsten er lige store i den periode, og udgangen vil derfor ikke ændre sig betydeligt. Denne løsning var nem at implementere og teste på prototype, da der kun skulle ændres en enkelt modstand og det viste sig at løse problemerne. 49

50 Design af regulering 5.. Pspice Nedenstående Pspice diagram viser implementeringen af dual PWM. Ved at skifte R4 ændres begge savtakkers ampletude, og danner derved enten et mellemrum eller et overlap. Ampletuden må dog ikke ændres så meget, at den øverste savtak kommer under 7.5V, da det er kontrolsignalets maksimum. +V V_CONTROL +5V R.5k R7 7.5k Q R4.5K BC857A C8 n R4 k R40 k D7 UOPA 4 V+ BAT LM9 - OUT G 6 V- D BAT85 R4 0k R4 0k R5 00 p Q4 BC857A R5 k CLOCK D4 DN47 Q6 R8 0k BC847A R9 00 Q5 D9 n5/on UOPA BC847A4 V+ + R.k 5 LM9 - V V OUT G 6 V- R45 k H_PWM UOPB 9 V+ + 0 LM9 - V V OUT 7 G 8 6 V- R46 k L_PWM V 0 Figur 5-9: Pspice diagram over dual PWM Nedenstående Pspice simulering viser generering af PWM signalerne for metoden med mellemrum. Figur 5-0: Simulering af dual PWM 50

51 5. Logik Design af det logiske kredsløb var en fri opgave med en fast defineret grænseflade og figur 5- viser problemstillingen. Figur 5-: Problemstilling for logikken Ud fra to PWM signaler der enten kommer hver for sig eller på samme tid, skal der genereres seks PWM signaler til styring af transistorerne. 5.. Tilstandsmaskinen På den første prototype, blev der brugt et logisk kredsløb, der var opbygget som to tilstandsmaskiner. Den brugte dual PWM og er vist på nedenstående figur. +5V PWM_HIGH CLR MODE_INV +5V UFFA UORA D Q 5 CLK Q 6 PRE 4 CLR 74AC AC UORB U OE LE D0 O0 D O D O D O D4 O4 D5 O5 D6 O6 D7 O7 74AC Q Q4 Q5 Q Q Q6 74AC 0 +5V PWM_LOW CLR +5V PWM_LOW 4 MODE +5V UFFA D Q 5 UANDD CLK Q 6 74AC74 74AC08 UANDC UFFB D Q 9 PRE 4 CLR PRE 0 74AC08 CLK Q 8 CLR U OE LE D0 O0 D O D O D O D4 O4 D5 O5 D6 O6 D7 O7 74AC Q Q Q Q6 Q4 Q5 CLR UINVA 74AC04 74AC74 Figur 5-: Diagram fra Pspice over logik kredsløb til prototype 5

52 Design af regulering Logikken bruger henholdsvis PWM LOW og PWM HIGH som clock. Afhængig af om kontrolsignalet fra UCC87 ligger over eller under midten af savtakkernes overlap, vælges det ene eller anden PWM signal fra. Dette blev styret med signalerne MODE og dets inverterede MODE_INV. Logikken er designet som en tilstandsmaskine med transitionstabeller og karnaugh-kort. Systemet var relativt simpelt, men ulempen var, at de x6 output til driverne skulle forbindes i par med x74ac7 (Octal transparent latches). Mode signalet blev lavet med en komperator uden hysterese, og der var ingen garanti for at styringen af transistorerne ville ændre sig midt i en skifteperiode. Systemet blev derfor droppet til fordel for et endnu simplere system, kun bestående af logiske gates. Udviklingen af dette system beskrives i det følgende afsnit. 5.. Ren logik For at skabe et overblik over alle input og output signaler, blev der tegnet et grafisk diagram over signalerne, som er vist på nedenstående figur. Figur 5-: Input- og output-signaler til logik 5

53 Design af regulering Det eneste signal der ikke var defineret fra start var Clock signalet. Dette signal sørger for at det logiske kredsløb kan skifte mellem de to parallel og seriel forbindelser for hver anden skifteperiode. De ønskede input og output signaler for logikken, kan tolkes som logiske signaler og indskrives i en funktionstabel, som vist på figur 5-5. '+, %'!&% %'!&% %"--. %"--. %#&!% %#&!% %'()&* %'()&* # $ # Figur 5-4: Funktionstabel for logik kredsløb Outputtet kan indsættes i karnaugh-kort, der bruges til at opstille boolske ligninger for output -6 som funktion af H, L og C. Der findes to metoder til at opstille de boolske ligninger. Den ene er Sum of Products, som vises på figur 5-5 og den anden er Product of Sums der vises på figur 5-6. De to metoder resulterer i to forskellige sæt simplificerede boolske ligninger, og de sammenlignes ud fra nedenstående parametre: Antallet af IC er: Afgør prisen og volumen for logikken Antallet af gates: Afgør kompleksitet og kan skabe problemer med forsinkelser Antallet af inputs: Afgør antallet af baner og forbindelser på printet 5

54 Design af regulering Figur 5-5: Markering af Karnaugh-kort med Sum of Products og tilhørende ligninger /%0% /%0% /%0%$%0%$/ /%0%$%0%$/ /%0%$$%0%$$/ /%0%$$%0%$$/ %% + %% %% %4 % *!4 %56"*4 Figur 5-6: Markering af Karnaugh-kort med Product of Sums og tilhørende ligninger De boolske ligninger implementeres med or gates for en addering og en and gate for en multiplikation. Gatens output kan genbruges, hvis to af de samme signaler adderes eller multipliceres i andre ligninger. Product of Sums metoden giver i dette tilfælde det bedste resultat, men det viste sig at en kombination af begge metoder er endnu bedre. På nedenstående figur vises en kombination af de simpleste ligninger fra begge metoder. /%0% /%0% /%0%$/%0%$ /%0%$/%0%$ /%0%/$%0%$$ /%0%/$%0%$$ %% + %% %% %4 % *!4 %56"*4 54

55 Design af regulering Figur 5-7: Kombination af ligninger fra Sums of Products og Product of Sums Det endelige design kan implementeres med kun tre IC er. Volumen kan yderligere reduceres ved, at implementere den ene inverter med en overskydende flipflop eller med transistorer, og så behøves der kun to IC er. 5.4 Forsinkelser De seks output fra logikken skifter ikke præcis på samme tid. Der kan derfor opstå nogle situationer, hvor strømvejen fra spolen bliver afbrudt, hvilket kan have katastrofale følger. På figur 5-8 ses bl.a. hvordan og hvornår spolens strømvej kan risikerer at blive afbrudt. Løsningen på problemet er at tilføje forsinkelse på samtlige outputs fra logikken. På figur 5-8 ses, hvilken indflydelse forsinkelserne har. Nu kan spolens strømvej ikke længere afbrydes, men til gengæld opstår der nogle nye skiftemønstre i overlappet. På grund af de nye skiftemønstre, ønskes det at gøre forsinkelsen og dermed overlappet, så lille som muligt. Men desværre er forsinkelser i logikken ikke det eneste problem. 55

56 Design af regulering '*!6)75%"!5%8)&459!4!& '*!6)75%-!%8)&459!4!& $ (%-6 $ (%-6,, )7%-6 )7%-6 #=>%$ ( #=>%$ ( #=>%)7 #=>%)7 )9 )9 #&!% '!&% #&!% '!&% #&!% '!&% #&!% '!&% + : + : /*!% /*!% /*!% /*!% /*!% /*!% /*!% /*!% /*!% /*!% /*!% /*!% ; < < < < ; + : + : Figur 5-8: Diagram over signaler fra logikken uden og med forsinkelser Logikken har tre inputs og den bruger Clocksignalet sammen med enten PWM low eller PWM high, til at generere sine outputs. Da den nedadgående flanke på begge savtakker ikke er fuldstændig stejl, er det umuligt at lave et PWM signal, som er synkroniseret med Clocksignalet. Den forsinkelse der er mellem et af PWM signalerne og Clock signalet er større end forsinkelsen i logikken. På nedenstående figur fra Pspice ses både PWM og logik signaler. Det ses, at der er små spikes på signalerne uden forsinkelse i step-down mode, men tilføjes der forsinkelse så forsvinder de. 56